CY7C68013A 资料提供 HID 键鼠、LED、逻辑分析仪和 Slave FIFO 示例。对 DPP 最有参考价值的是外部 FPGA 直接读写 FIFO，8051 负责初始化，USB 控制器负责打包。
新微 MPEG 示例配置了 EP2 IN Bulk、512 字节自动提交与 16 位数据通路；FREE/GATED 分别采用不同 IFCLK 配置。SLWR 极性还被显式改成高有效，接线前不能照搬常见低有效时序。
描述符中的 dw 需要按汇编输出字节序解读；不要把文本常量直接当主机枚举值。设备身份应以描述符字节和实际枚举结果核对。
当前自研候选走 PS/UART，未完成 FPGA—FX2 接口与 DP5 协议适配。HID 和逻辑分析仪工程保留为学习参考，不作为能谱联机成功证据。
资料来源
新微/FirmwareCode/Slave FIFO/mpeg2.c新微/FirmwareCode/Slave FIFO/dscr.a51CY7C68013A开发板/源代码