第18章 低压设计：3V 系统的生存法则

这一篇在干嘛？

电池供电意味着单电源、3 V 甚至 1.8 V。电压一低，动态范围（Dynamic Range）就成了最稀缺的资源。本章讲清楚动态范围被什么吃掉、轨到轨（rail-to-rail）运放付出什么代价，以及”联立方程法”如何一次设计出传感器→ADC、DAC→执行器接口。

电压像水：没了才知道贵

单电源低于 5 V 就算”低压系统”。历史上音频调音台工程师为了多挤几个 dB 的动态范围，宁可让运放跑在绝对极限电压而不是推荐工作电压上——动态范围直接和供电电压挂钩。

回顾几代运放的”摆幅史”（供电 30 V 时）：

• µA741（1969 年，第一款广泛流行的内补偿运放）：输出摆幅 24 V（每端牺牲 3 V 给晶体管饱和/截止），输入共模范围 24 V。
• LM324：输出摆幅 26 V，共模输入 28.5 V，而且首次支持 5 V 供电——但 5 V 下输出摆幅只有 3.48 V，塞不满当时 ADC 的输入范围（你要填满 ADC 输入范围才能用满它的动态范围）。它的共模输入范围是 0 V 到 (V_CC − 1.5 V)，好歹能接下轨的传感器。
• LM10（1978 年，Widlar 设计）：1.1 V 供电。可惜生不逢时——便携设备要到 80 年代末才流行，Widlar 自己都感叹”IC 运放已经成熟，不再有迫切的性能需求”。

手机、计算器、便携仪器打开了低压运放的市场。新一代产品的指标质变：

• TLV278X：1.83.6 V 供电；1.8 V 供电时输出摆幅 1.63 V，共模输入 −0.22 V。
• TLV240X：2.516 V 供电；2.7 V 供电时输出摆幅 2.53 V，共模输入 −0.17.7 V（超过正轨！）。

低压设计的核心矛盾：单电源系统中，信号以电源中点 V_CC/2 为参考，但大多数传感器不接在中点（那要多一根线）。传感器接在别的参考电压上时，这个参考电压会跟着信号一起被放大。解决办法是用外部偏置把参考电压剥离/调零——下面介绍的联立方程法能一次完成设计，不用反复试凑。

动态范围（DR）

从 DAC 的定义出发：动态范围是最大输出电压与最小输出电压（LSB）之比，用 dB 表示：

$$DR=20{\mathrm{Log}}_{10}\left(\frac{V_{\text{OUT(MAX)}}}{V_{\text{OUT(MIN)}}}\right)\text{\hspace{1em}(18-1)}$$

白话：最大信号是最小可分辨信号的多少倍，取对数换算成 dB。

运放的最大输出电压摆幅由数据手册里的两个保证值决定：

$$V_{OUT(MAX)}=V_{OH(MIN)}-V_{OL(MAX)}\text{\hspace{1em}(18-2)}$$

$V_{OH(MIN)}$ 是能保证的最低输出高电平（正电源减去上管压降），$V_{OL(MAX)}$ 是能保证的最高输出低电平。输出摆幅正比于供电电压——所以同一个运放，动态范围也正比于供电电压。这就是低压设计的根本约束。

最小输出电压永远不是 0，它由一串误差项决定：运放内部噪声（V_n、I_n）、外部电阻噪声（V_nR）、电源抑制比（k_SVR）、失调电压（V_IO）、失调电流（I_IO）、共模抑制比（CMRR）以及闭环增益 G。这些误差都折算到输入端，再乘以闭环增益折算到输出（图 18-1）：

图 18-1 运放误差源：所有误差折算到输入端，乘 G 后出现在输出

$$\begin{array}{rl}{V}_{OUT(MIN)}=G_{CL}(& V_{IO}+I_{IO}{R}_S+\alpha V_{IO}\Delta T+\frac{V_{IN}+I_{IB}{R}_P}{CMRR}\\ & +\frac{\Delta V}{k_{SVR}}+V_n+I_n{R}_{EQ}+I_{nR}R)\end{array}\text{\hspace{1em}(18-3)}$$

于是运放能拿到的最大动态范围：

$$DR=20{\mathrm{Log}}_{10}\left(\frac{V_{OH(MIN)}-V_{OL(MAX)}}{V_{OUT(MIN)}}\right)=20{\mathrm{Log}}_{10}\frac{V_{OUT(MAX)}}{V_{OUT(MIN)}}\text{\hspace{1em}(18-4)}$$

注意式 18-3 的前两项（V_IO 和 I_IO R_S）是直流误差，可以调零；偏置/失调电流对老工艺是大头，新工艺已经不重要：

参数	LM324	TLV278X	TLV240X	单位
V_IO	9	1.5	4.5	mV
αV_IO（温漂）	无指标	8	3	µV/°C
I_IB	500000	100	350	pA
CMRR	50	50	65	dB
k_SVR	65	70	100	dB
V_n	无指标	18 (1 kHz)	500 (100 Hz)	nV/√Hz

结论：供电电压上限和运放选型（决定误差大小）共同决定动态范围。老一代低压运放根本给不出新工艺的 DR。

信噪比（SNR）

噪声随时间随机起伏，所以用长时间平均（RMS 值）来描述信号和噪声。我们关心的是运放输入端的电压比 SNR（阻抗恒定时电压比才等于功率比）：

$$\mathrm{SNR}=20{\mathrm{Log}}_{10}\left(\frac{{\mathrm{V}}_{\text{SIGNAL}}}{{\mathrm{V}}_{\text{NOISE}}}\right)\text{\hspace{1em}(18-5)}$$

信号来自传感器（transducer），但传感器把周围环境的一部分也转换成了噪声电压，电缆、接线（热电偶的接点）还会继续捡噪声——信号进电路之前就不干净。

例题：12 位 ADC 还剩几位？

一个温度传感器全程输出摆幅 10 mV，直接当 12 位 ADC 的满量程（FSV）。1 LSB 有多大？

$$\mathrm{LSB}=\frac{\mathrm{FSV}}{2^N}=\frac{10\mathrm{mV}}{4096}=2.44\mu \mathrm{V}\text{\hspace{1em}(18-6)}$$

若选了等效输入噪声 20 nV/√Hz、带宽 4 MHz 的运放，仅运放噪声就贡献 $20\mathrm{nV}\times \sqrt{4\mathrm{MHz}}=40\mu \mathrm{V}$——比 1 LSB 大 16 倍！这就是为什么输入级要”最优带宽 + 大力滤波”：噪声功率与带宽成正比，带宽越窄噪声越小。

电源噪声同样经 k_SVR 分压溜进输入端。设 k_SVR = 60 dB，电源纹波 10 mV：

$$V_{PS(INPUT)}=\frac{V_{PS}}{k_{SVR}}=\frac{10\mathrm{mV}}{1000}=10\mu \mathrm{V}\text{\hspace{1em}(18-7)}$$

10 µV，也已经是 1 LSB 的 4 倍。低压小信号设计里，每个 µV 都要斤斤计较。

输入共模范围与轨到轨输入（RRI）

老运放的输入共模范围（V_ICR）够不着电源轨，最好的也只有 (V_CC+|V_EE|−6 V)；输入逼近 V_ICR 时出现失真，超过电源轨可能输出反相（甚至锁死在反相状态）或芯片自毁。

例题：接下轨的传感器

单电源系统里大量传感器的输出以 0 V（下轨）为参考。同相放大电路（图 18-2）输入 V_2 为传感器信号，V_1 = 0：运放必须能处理到 0 V 的输入；若传感器输出是交流，还会摆到 0 V 以下。这就要求 V_ICR 超出电源轨——这就是轨到轨输入（RRI）的由来。

图 18-2 输入接地的同相放大：输入会摆到 0 V 甚至以下

普通运放为什么做不到？看图 18-3：PNP 输入对管由发射极电流源偏置，输入接 0 V（甚至 −200 mV）时管子仍导通，工作正常；但输入靠近正轨时电流源关断——所以它只有”下轨到 V_CC−1.5 V”的范围。NPN 输入级正好相反：能贴正轨，够不着地。

图 18-3 PNP 输入级：贴得了下轨，贴不了上轨

RRI 的解法是并联两套输入级（图 18-4）：PNP 差分对 + NPN 差分对，双极或 MOS 工艺都可以。分三个工作区间：

• 输入约 −0.2 V~1 V：只有 PNP 对工作，NPN 截止；
• 约 1 V~(V_CC−1 V)：两对同时工作；
• 约 (V_CC−1 V)~(V_CC+0.2 V)：只有 NPN 对工作，PNP 截止。

图 18-4 RRI 输入级：PNP 与 NPN 差分对并联，覆盖整个电源轨并超出

代价来了（图 18-5、18-6）：

图 18-5 输入偏置电流在两对管子交接处跳变

图 18-6 输入失调电压同样在交接区跳变

• 两对管子都导通时（±1 V 中间区），偏置电流互相抵消，几乎为零；出了这个区间，只剩一对管子工作，偏置电流跳变（PNP 对的偏置电流明显比 NPN 大——NPN 的增益特性更好）。
• 失调电压也随共模电压跳变。
• 信号幅度变化会调制偏置电流和失调 → 带来误差和失真；此外输出级和输入级在不同象限（V_CC/2 上下）增益不同，也会产生轻微失真。这是换取 RRI 能力必须咽下的代价。

偏置电流补偿：在同相端串一个电阻 R_P = R_F ∥ R_G，让它产生和反相端偏置电流压降相等的压降，把偏置电流效应转成共模电压——被 CMRR（约 60 dB）压到 nV 量级。失调电流乘 R_P 仍是误差，容忍不了就换 CMOS 运放（输入电流 pA 级）。

输出摆幅与轨到轨输出（RRO）

RRO 的意义：动态范围最大化；而且只要阻抗匹配，能驱动挂在同一电源上的任何转换器。

RRO 靠输出级的构造实现（图 18-7）：上下两只”自锁型”互补晶体管组成图腾柱，工作在共源模式。

图 18-7 RRO 输出级：互补共源管，压降小但随负载电流增大

问题：输出晶体管的漏源电阻 R_DS 与负载构成分压器。负载很重（输出电流大）时，管子上的压降 V_DS 不能忽略，输出摆幅被压缩——RRO 运放带不动重负载还保持 RRO。所以 RRO 指标都标注测试条件（负载电阻或输出电流），选型时必须核对自己的负载条件。

输入输出都轨到轨的叫 RRIO——它同时继承了 RRI 和 RRO 的全部优点和全部缺点。

关断与低电流消耗

低压设计常伴随省电要求（电池小一点、充电隔久一点）。省电手段一览：

• 高值电阻：省流，但 2~10 MΩ 以上电阻的温漂、振动漂移、时间漂移急剧变差；而且 R_G 与输入节点杂散电容在环路里形成极点，阻值越大极点频率越低——电路会过冲、振铃甚至不稳；R_F 与其并联杂散电容构成低通，常会扭曲信号。
• 低偏置电流的稳压器/基准：往往就是普通芯片按小电流标注的版本，公差变差、可能掉进噪声大的工作区，务必核对偏置电流与数据手册标称一致。
• 饱和逻辑 + 慢速时钟 + 最少翻转：非饱和逻辑停留在放大区耗流大；高速逻辑每次翻转两管同通造成电流尖峰，需要大去耦电容就近吸收。CMOS 静态电流最小，尽量用异步逻辑减少翻转。
• 选低功耗运放：同为轨到轨，TLV240X（微功耗）1.29 µA、TLV411X（大驱动）800 µA、TLV287X（高速）820 µA——用途不同，别只看一个指标。
• 关断（shutdown）：最好的省电方式。典型运放工作时 820 µA、关断后 1.7 µA。注意唤醒时间（通常 <1 µs）和”什么时候该唤醒它”要由系统设计者规划。

单电源设计的万能钥匙：Y = ±mx ± b

运放是线性器件，传输函数就是直线方程，直线只有四种形态：

$$Y=\pm mx\pm b\text{\hspace{1em}(18-8)}$$

四种形态对应四种单电源电路拓扑。设计流程：从系统规格提炼两个数据点 → 代入联立方程解出斜率 m 和截距 b → 按符号确定电路形态 → 选电路 → 匹配系数算电阻。先定方程形态再选电路，一次到位，不用反复试凑。

例题 1：传感器到 ADC 接口

规格：传感器 V_MIN = 0.2 V、V_MAX = 0.5 V、R_OUT = 600 Ω；ADC 要求 V_IN(LOW) = 1.5 V、V_IN(HIGH) = 4.5 V、R_IN = 20 kΩ；系统 5 V 供电、5% 电阻。任务：把 0.20.5 V 的信号搬移放大到 1.54.5 V。

图 18-8 数据采集系统：传感器→放大器→ADC

第一步：列数据点，解联立方程。 两个数据点：(V_IN1 = 0.2 V, V_OUT1 = 1.5 V) 和 (V_IN2 = 0.5 V, V_OUT2 = 4.5 V)，代入 Y = mX + b：

$$1.5=0.2\mathrm{m}+\mathrm{b}\text{\hspace{1em}(18-9)}$$ $$4.5=0.5\mathrm{m}+\mathrm{b}\text{\hspace{1em}(18-10)}$$

两式相减解得 m = 10、b = −0.5，于是要求的传输函数：

$$Y=10X-0.5⟹V_{\text{OUT}}=10V_{\text{IN}}-0.5\text{\hspace{1em}(18-11/12)}$$

m 为正 → 同相形态；b 为负 → 需要一个”负向”的参考偏置来压低输出。

第二步：选电路，匹配系数。 采用图 18-9 的电路（同相端接传感器，R_1/R_2 分压 V_REF 提供偏置），用叠加定理写出电路方程：

图 18-9 传感器到 ADC 接口电路拓扑

$$V_{OUT}=V_{IN}\left(\frac{R_F+R_G+R_1\Vert R_2}{R_G+R_1\Vert R_2}\right)-V_{REF}\left(\frac{R_2}{R_1+R_2}\right)\left(\frac{R_F}{R_G+R_1\Vert R_2}\right)\text{\hspace{1em}(18-13)}$$

对比系数：

$$m=\frac{R_F+R_G}{R_G}(\text{假设 }{R}_1\Vert R_2\ll R_G)\text{\hspace{1em}(18-14/16)}$$ $$|b|=V_{REF}\left(\frac{R_F}{R_G}\right)\left(\frac{R_2}{R_1+R_2}\right)\text{\hspace{1em}(18-15/18)}$$

第三步：算电阻。 由 m = 10 得 R_F = 9R_G。取 R_G = 20 kΩ → R_F = 180 kΩ。取 V_REF = V_CC = 5 V：

$$|b|=0.5\Rightarrow \frac{R_2}{R_1+R_2}=\frac{0.5}{5\times 9}=0.01111\Rightarrow R_1=89R_2\text{\hspace{1em}(18-19)}$$

取 R_2 = 0.82 kΩ → R_1 计算值 72.98 kΩ，不是 5% 标准值，取 R_1 = 75 kΩ——带来约 3% 的截距误差（体现在 b 上，不影响斜率）。验证假设：R_1∥R_2 ≈ 0.82 kΩ ≪ R_G = 20 kΩ ✓。最终电路（图 18-10）：

图 18-10 传感器到 ADC 接口最终电路：R_G=20 k，R_F=180 k，R_1=75 k，R_2=0.82 k

例题 2：DAC 到执行器接口

DAC 输出的通常是电流而不是电压，而且电流可能从正电源”灌出”（source）也可能”吸走”（sink）——两种极性电路不同！

图 18-11 数字控制系统：DAC→接口放大器→执行器

电流灌出型（source）

规格：DAC 输出 I_OUT(ZEROS) = 1 mA 到 I_OUT(ONES) = 2 mA（compliance 4.33 V）；执行器要 1~4 V 驱动、输入阻抗 100 kΩ；5 V 供电。

老套路”电流直接进电流-电压转换器”行不通：从正电源灌出的电流会把标准 I-V 电路的输出推向负——你需要一个”负电阻”。正确做法：先用电阻 R_T 把电流变成电压，再平移放大（图 18-12）。

图 18-12 DAC 电流灌出到执行器接口：R_T 先做 I-V，再平移放大

数据点：(I_IN1 = 1 mA, V_OUT1 = 1 V)、(I_IN2 = 2 mA, V_OUT2 = 4 V)，代入：

$$V_{OUT}=m{I}_{IN}+b:1=m+b,4=2m+b\text{\hspace{1em}(18-20/21/22)}$$

解得 m = 3、b = −2：

$$V_{OUT}=3I_{IN}-2\text{\hspace{1em}(18-23)}$$

图 18-12 电路的方程（叠加定理）：

$$V_{OUT}=I_{IN}{R}_T\left(1+\frac{R_F}{R_G}\right)-V_{REF}\frac{R_F}{R_G}\text{\hspace{1em}(18-24)}$$

匹配系数：

$$\frac{R_F}{R_G}=\frac{|b|}{V_{REF}}=\frac{2}{5},R_T=\frac{5\frac{R_F}{R_G}+1}{\frac{R_F}{R_G}+1}=2.14(\text{k}\Omega )\text{\hspace{1em}(18-26/27/28)}$$

（单位用 mA 和 kΩ。）2.14 kΩ 不是 5% 标准值 → 用 1.8 kΩ + 0.33 kΩ 串联。取 R_G = 51 kΩ → R_F = 20 kΩ。校验 compliance：I_IN = 2 mA 时 V_RT = 2 mA × 2.14 kΩ ≈ 4.28 V < 4.33 V ✓（compliance 就是 DAC 输出端允许的最高电压，违反它 DAC 会饱和或”饿死”，误差巨大）。

电流吸走型（sink）

DAC 从电源吸电流（I_IN = −1 mA 到 −2 mA），极性反转，前一个电路不适用。改用图 18-13 的反相形态：

图 18-13 DAC 电流吸出到执行器接口

电路方程：

$$V_{OUT}=I_{IN}{R}_F-V_{REF}\frac{R_F}{R_G}\text{\hspace{1em}(18-33/34)}$$

解得 m = −3、b = −2（用 mA/kΩ 单位制）。对比系数得：

$$R_F=|m|=3(\text{k}\Omega ),\frac{R_F}{R_G}=\frac{|b|}{V_{REF}}=\frac{2}{5}\text{\hspace{1em}(18-35/36/37)}$$

于是 R_G = R_F ÷ (2/5) = 7.5 kΩ（恰是 5% 标准值）。compliance 校验：反相输入端是虚地，无论电流多大，DAC 输出端电压始终被钳在 0 V——compliance 天然满足，这正是这个拓扑的优点。

DAC 接口的两个隐藏杀手：

1. Compliance 电压：无论电路怎么要求，DAC 输出端的电压必须落在 compliance 范围内，否则饱和/欠流，误差大增。
2. DAC 输出电容：DAC 输出可能有几百 pF 的杂散电容挂在反相节点上，与 R_G 构成环路极点 → 过冲、振铃、振荡。而且这个电容随 DAC 数字码变化（从近 0 到几百 pF），补偿要按最大电容做：在反馈电阻上并电容构成”补偿衰减器”，RC 时间常数相等处性能最佳——代价是其余码段带宽变差（过补偿）。

运放选型：应用淘汰法

低压运放参数表很长，但应用会自动淘汰大部分参数：

1. 热电偶这类窄带传感器 → 带宽不感兴趣，速度直接换成低功耗（牺牲速度换供电电流）。
2. 最高电源只有 3 V → 3 V 以上才能工作的运放全部出局。
3. 3 V 且动态范围重要 → 非 RRIO 的出局；于是噪声电压/电流成为关键参数。
4. 还要求极低供电电流 → 候选只剩几个。

从最不能妥协的参数开始逐个筛，直到要求筛完或候选筛完。候选先耗尽？那只能重新谈判规格、找新运放、跟厂商谈、或者宣布达不到指标——低压设计的腾挪空间本来就小。好在每一年都有新的低压运放上市，这类设计会越来越容易。

常见坑

• 以为输出摆幅指标是”空载”给的——RRO 的 V_OH/V_OL 全都标注负载条件，重负载下摆幅缩水，动态 range 跟着缩水。
• 忽略 RRI 输入级交接区：偏置电流和失调电压在 (V_CC/2 附近 ±1 V) 跳变，信号穿过这个区间就多一份失真。
• 传感器接的不是 V_CC/2 却不做偏置剥离——参考电压被一起放大，输出里全是误差。
• DAC 的 compliance 电压被接口电路顶破，DAC 饱和或饿死。
• 忽略 DAC 输出电容随码值变化，只按典型值补偿——最坏情况（几百 pF）时振荡。
• 为了省电盲目上 MΩ 级电阻——漂移变大，还和杂散电容一起制造不稳定。
• 只靠关断省电——唤醒时间没规划好，信号来了运放还在睡觉。

通关标准：

• 会推导 DR = 20·log(V_OUT(MAX)/V_OUT(MIN))，并说出供电电压、误差项分别从哪一端压缩动态范围。
• 能解释 RRI 为什么需要并联输入级、付出什么代价（偏置电流/失调跳变、象限增益差）。
• 能完整走一遍联立方程流程：两个数据点 → m、b → 选 Y=±mx±b 对应的电路 → 匹配系数 → 定电阻。
• 会被 DAC 的电流极性（source/sink）选择正确接口拓扑，并校验 compliance。

自测：为什么 12 位 ADC 配 10 mV 满量程传感器时，带宽要拼命压窄？

1 LSB = 10 mV/4096 ≈ 2.44 µV，而运放噪声电压按 $\sqrt{带宽}$ 积累：20 nV/√Hz 的运放在 4 MHz 带宽下贡献约 40 µV 噪声，是 1 LSB 的 16 倍，后几位全是噪声。带宽压窄噪声同比减少，因此输入级要”最优带宽 + 滤波”。

自测：RRI 运放在输入约 V_CC/2 附近偏置电流反而最小，为什么？

这个区间里 PNP 和 NPN 两对差分输入级同时导通，两股偏置电流方向相反而互相抵消，所以偏置电流极小；离开中间区，其中一对截止，剩下那对管子的全部偏置电流暴露出来——电流出现跳变，且 PNP 对的偏置电流明显更大。

自测：传感器 0.2 0.5 V 要映射到 1.54.5 V，传输函数是什么？选什么形态的电路？

联立 1.5=0.2m+b、4.5=0.5m+b 得 m=10、b=−0.5，即 V_OUT = 10V_IN − 0.5。m 为正说明用同相形态，b 为负说明需要一个与 V_IN 反相叠加的参考偏置来”压低”输出——即同相放大 + 反相端参考分压的拓扑（式 18-13 的电路）。

自测：DAC 输出电容为什么必须按最大值补偿？补偿代价是什么？

DAC 输出电容随寻址的数字码变化，范围从近 0 到几百 pF，挂在反相节点上与 R_G 构成环路极点，最坏情况（最大电容）才稳定的设计在整个范围内都稳定。补偿方法是在反馈电阻上并联电容（补偿衰减器），理想补偿只在一个电容值上成立，按最大电容补偿后其余码段处于过补偿状态，带宽变差。

自测：同为轨到轨运放，TLV240X、TLV411X、TLV287X 的供电电流分别是多少？说明什么？

约 1.29 µA、800 µA、820 µA。说明”轨到轨”只描述摆幅能力，不描述功耗——微功耗、大驱动、高速是三种不同的设计目标，选型必须从应用出发逐个参数筛选，而不是只盯一个卖点。