第17章 运放 PCB 布局：噪声从走线来

这一篇在干嘛？

电路图画得再漂亮，画到 PCB 上也可能废掉。本章告诉你：模拟电路的 PCB 是设计的”隐形元件”，噪声怎么从走线、平面、过孔钻进你的运放，以及接地、去耦、布局三大武器怎么用。

PCB 是设计的一部分

前面所有章节都在讲”怎么设计运放电路”，但还有一个元件没讲——电路板本身。模拟电路和数字电路完全不同：数字电路出错可以飞线、改程序补救，模拟电路的很多错误飞线救不回来，整块板直接报废。

所以有两条铁律：

1. PCB 布局要做到”透明”：电路板对电路的影响越小越好，让量产板的性能和原型一致。
2. 先做原型，再投产（Prototype, Prototype, PROTOTYPE）：数字工程师习惯”投板当原型”，出问题割线飞线；模拟电路很多毛病（比如输入输出接反、缺 RC 时间常数）割线根本救不了。作者亲历过因为不做事先原型，一块板损失几百小时生产进度的案例——而做原型只要不到一天。

噪声从哪来

噪声是模拟电路性能的首要限制。运放内部的噪声在第10章讲过，这里关心外部的四类噪声：

噪声类型	含义	什么时候要担心
传导发射（Conducted Emissions）	电路通过连线向外”发射”噪声	大功率电路（如音频功放猛抽电源电流）
辐射发射（Radiated Emissions）	电路通过空气向外辐射噪声	高频电路（如视频）
传导敏感度（Conducted Susceptibility）	外部噪声经连线窜进来	几乎总有——地、电源、输入、输出都是入口
辐射敏感度（Radiated Susceptibility）	外部噪声经空气进来（RFI）	板上有高速数字时钟、开关电源、手机、日光灯……就算你的电路只工作在音频段，RFI 也能在输出里捣乱

数字电路是模拟电路最大的噪声源：高速时钟和开关信号产生强烈的射频干扰（RFI），而且是宽带噪声，谐波遍布全频段。

板材与层数

选对板材

PCB 材料按 NEMA 标准分级，但注意：NEMA 是电气安全组织，分级主要描述阻燃、耐温、吸湿性，不保证电气参数。常见牌号：

• FR-1：纸基酚醛，室温可冲孔，防潮差。别用——高功耗元件能把板烤出焦斑，它更像纸板。
• FR-2：纸基酚醛，防潮好，消费类单面板常用。
• FR-4：玻纤环氧，机械和电气性能都优秀，工业品质的标准选择。
• FR-5 / G10 / G11：各有耐高温、高绝缘等特长，更贵。

选材注意两点：吸湿性（受潮后表面电阻、介质泄漏、耐压全都变差）和工作温度（大芯片旁边的区域会很热，热空气上升，别把敏感模拟电路放在 500 脚大芯片正下方）。

铜箔厚度：一般用 1 盎司（oz）铜；大电流用 2 oz；避免半 oz——走线与焊盘之间容易断。

几层板最好？

• 单面板：最便宜，但要靠跳线模拟布线，极易受辐射噪声影响，只适合低频电路。电视机的做法很经典：模拟电路放单面板置底，用显像管的金属化外壳当屏蔽罩。
• 双面板：底层整面做地平面，其余信号走顶层。地平面的好处：地是电路里最多的连接，铺在底层最省事；增加机械强度；降低所有接地点的阻抗（减少传导噪声）；给每个网络都加上分布电容（抑制辐射噪声）；还能屏蔽来自板下方的辐射噪声。
• 多层板：敏感/高速设计的正解。电源也做成平面，加个过孔就能取电；电源平面与地平面之间的分布电容抑制高频噪声；还有镜像平面效应（image plane effect，马可尼时代就知道了）——导线贴近平行导电面时，高频回流电流会沿导线正下方反向流动，构成”传输线”，抗辐射噪声能力大增。多层板比双面板的 EMI/RFI 性能可好 20 dB。小批量生产时，多花点板费比赌 FCC 认证测试（2.5~5 万美元一次）划算。

叠层顺序

4 层板（两信号层 + 电源平面 + 地平面），电源和地放内层：

• 顶底层的信号走线和运放引脚总是裸露的，把平面藏进去的屏蔽效果才真实——关键是利用电源-地之间的分布电容；
• 信号走线在外层，方便探测和修改（改过埋层走线的人都懂）；
• 超过 4 层时：高速信号夹在地/电源平面之间屏蔽，慢信号走外层。

接地：最重要的一条规则

模拟地和数字地分开——这是最简单也最有效的噪声抑制手段。

坑在哪里：网表里模拟地和数字地是同一个网络，自动布线器会”好心”把它们全连到地平面上——灾难。事后想分离地？表贴板上会是一片”墓碑”元件和悬空引脚的灾难现场。

其他规则：

• 电源平面也要分离。去耦电容和分布电容让电源与地在交流下同电位，所以模拟电源平面只跟模拟地重叠，数字电源平面只跟数字地重叠。
• 绝不让模拟平面和数字平面重叠（图 17-2）。重叠区域的分布电容会把高速数字噪声耦合进模拟电路，隔离白做。

图 17-2 数字和模拟平面的放置：模拟电源对齐模拟地，数字电源对齐数字地，互不重叠

• “分离地”不等于系统里有两个地。全系统只有一个地——交流系统的安全地或直流系统的电池地，其余一切都是”返回（return）“。所有返回在单点、低阻抗处汇合（通常是机壳）。避免多点接机壳形成地环路——系统设计里最难的就是保证只有一个机壳接地点。
• 连接器分开引脚：给模拟返回和数字返回各留独立引脚，到系统地处才汇合。连接器反复插拔后接触电阻变大，多留几个引脚更保险。
• 数字走线绕开模拟区。平面隔离、走线短、元件摆得再好，只要一根高速数字线贴着敏感模拟线跑就全完。时钟的基波之外，谐波也会通过很小的寄生电容耦合噪声——数字线穿越模拟区，等于在板上架了一根广播天线。

图 17-4 数字走线穿过模拟区：这根线就是天线

• 模拟电路尽量靠近板的 I/O 连接器。数字工程师会想”把电源走线加宽拉远点降低电阻”——结果是造出一根又长又扁的电容，把数字地/电源平面的噪声直接耦合进运放，越帮越忙。

图 17-5 一个用心布局的例子：电源、数字、模拟三个平面分区，返回仅在电源区单点汇合

一个著名的例外：ADC/DAC 的地引脚

A/D、D/A 转换器芯片同时有”模拟地”和”数字地”引脚。直觉是分别接到模拟地和数字地——错了。这两个引脚名指的是芯片内部的连接，两者都应接到模拟地平面。芯片内部本该自己连起来，但片内几何尺寸做不出足够低的阻抗，设计者就是指望你在片外补上这个低阻连接，否则转换器性能达不到标称值。转换器内部的数字部分驱动能力被刻意做得很小，只要不让它驱动大扇出、再把逻辑电源好好去耦，问题不大。

无源元件的频率真相

“理想”元件不存在。高频（或窜进来的高频）会让元件变脸。

图 17-6 电阻的高频模型：串联电感 + 并联电容

电阻

绕线电阻就是线圈，自然有电感；薄膜电阻内部也是金属膜绕成的螺旋，同样有电感，只是小一些——2 kΩ 以下的膜电阻一般可用于高频。两端帽之间还有并联寄生电容，阻值很大时电容效应才会显现。

电容

理想电容的容抗：

$$X_C=\frac{1}{2\pi fC}\text{\hspace{1em}(17-1)}$$

$X_C$ 是容抗（Ω），$f$ 是频率（Hz），$C$ 是电容量。白话：频率越高、容量越大，容抗越小——按这个公式，10 µF 电解电容在 100 MHz 时只有 160 µΩ？现实中永远看不到。薄膜和电解电容是卷绕结构，有寄生电感；陶瓷电容的自感小得多，工作频率更高。电解液本身不导电得很完美，加上极板电阻，合成了等效串联电阻（ESR）——去耦电容要选低 ESR 的，否则纹波抑制打折；高温会急剧增大 ESR 甚至永久损坏电容，高温环境选 105 °C 级而不是 85 °C 级。

引线也有电感（约 8 nH/cm）：一只 0.01 µF 电容带两根 1 cm 引线，谐振点在 12.5 MHz——引线电感和电容自己就能组成谐振电路！焊引线元件时务必剪短引脚。

电解电容极性绝对不能接反：接反会导通直流电流，通常烧掉电容，还可能连带烧了整个电路。如果电路里确实两个极性都可能出现，用无极性电解（两个有极性电解串联构成），或干脆两只同容量电容背靠背串联——注意等效容量减半。

图 17-7 电容的高频模型：ESR、漏电阻与寄生电感

电感

感抗公式：

$$X_L=2\pi fL\text{\hspace{1em}(17-2)}$$

$X_L$ 是感抗（Ω），$L$ 是电感量。10 mH 电感在 10 kHz 时 628 Ω，100 MHz 时”应该”是 6.28 MΩ——同样看不到：每匝线圈与相邻匝之间构成电容，匝间寄生电容把这个 10 mH 电感的上限频率限制在 1 MHz 以下；小绕线电感在 10~100 MHz 也开始失效。

PCB 自己会”长出”元件

走线即天线

任何直导线的阻抗都是电阻加感抗：

$$Z=R+j\omega L\text{\hspace{1em}(17-3)}$$

直流和低频时电阻主导；大约 1~10 kHz 以上，感抗超过电阻——导线不再是”低阻连接”，而是一个电感。走线电感的计算公式：

$$L(\mu H)=0.0002X\left[\ln \left(\frac{2X}{W+H}\right)+0.2235\left(\frac{W+H}{X}\right)+0.5\right]\text{\hspace{1em}(17-4)}$$

$X$ 是走线长度，$W$ 是宽度，$H$ 是厚度。常见导线和 PCB 走线的电感约 6~12 nH/cm，且对粗细不敏感（只随周长的对数变化）。举例：10 cm 走线电阻 57 mΩ，电感约 8 nH/cm，100 kHz 时感抗已达 50 mΩ——100 kHz 以上，这根线就是电感不是导线。

鞭状天线在约 1/20 波长开始有效耦合能量。10 cm 走线在 150 MHz 以上就是相当好的天线。你的时钟哪怕只有 20 MHz，方波谐波照样铺满这个频段！直插元件留长引脚、还弯个弯，引脚也变成天线。把导线弯成环（回路），电感大增，接收频率更低——槽缝（slot）同样是高效天线：

图 17-9 三种布局：A 无地平面形成大环路（差）；B 地平面开槽形成槽天线（中）；C 信号与返回路径重合（好）

• 版本 A：不用地平面，信号与地走线围成大环路——差；
• 版本 B：有地平面但为了走一根信号线切了槽——小槽天线 + IC 开槽又成一个环——中；
• 版本 C：信号与返回路径重合，环路效应彻底消除，IC 开槽也远离返回路径——好。

走线拐角

90° 直角拐弯处走线宽度变为 1.414 倍，破坏传输线特性，产生反射。CAD 的圆角不一定保宽，最好的做法是圆弧或 45° 斜角，全程保持线宽恒定。技巧：圆角处理放在布线最后一步（泪滴和敷铜之前）做，否则 CAD 会因为反复数值计算而变卡。

图 17-10 从直角到圆弧：只有最后一种能保持线宽恒定、反射最小

走线对平面的电容

跨层重合的走线构成一根”细长电容”：

$$C=0.0085\times {ϵ}_R\times \frac{A}{d}$$

$C$ 是电容量（pF），${ϵ}_R$ 是相对介电常数（FR-4 约为 4.5，范围 4~5），$A$ 是正对面积（mm²），$d$ 是间距（mm）。算个例子：4 层板、层厚 0.188 mm、走线宽 0.75 mm、长 7.5 mm，正对地平面，电容约 1.1 pF。

1 pF 很小？看它出现在哪。若出现在运放反相输入端，在带宽极限附近输出幅度直接翻倍——这是振荡的请柬，何况这根走线在 180 MHz 以上还是根好天线！

图 17-12 反相输入端 1 pF 寄生电容：带宽极限附近增益被抬到 2 倍

修复手段：缩短走线；用更窄的走线（反相端走线几乎不载流，没必要 0.75 mm 宽——缩到 2.5 mm 长、0.188 mm 宽后电容只剩 0.1 pF）；或把反相输入端下方的地平面挖掉。

运放（尤其高速运放）的反相输入端在高增益电路里最容易振：减小这根走线的宽度、把元件尽量贴近输入端。还振？把输入和反馈电阻缩小一两个数量级来改变电路谐振点（放大电阻只会更糟），注意滤波元件要同步缩放，功耗会上升。

平行走线的耦合

两条并排走线之间存在容性和感性耦合。不要平行走线（除非刻意做传输线/微带），间距至少 3 倍线宽。模拟电路里电阻用得大（几 MΩ）时走线间电容足以引发问题——运放两输入端之间的寄生电容很容易造成振荡。

过孔电感

每个过孔都是一个寄生电感：

$$L\approx \frac{h}{5}\left(1+\ln \frac{4h}{d}\right)\text{ nH}$$

$h$ 是板厚，$d$ 是孔径。例：1.5 mm 厚板上 0.4 mm 孔径的过孔约 1.1 nH。单个过孔自谐振在 GHz 量级看着没事，但电感串联会叠加，谐振频率被拉低——高速模拟电路的关键走线上别串好几个过孔！过孔还会在地平面上打洞，可能造成地环路。最好的模拟布局：所有信号走线都在顶层，不用过孔。

助焊剂残留也是电阻

高阻抗电路（MΩ 级）必须注意洗板：残留的助焊剂或清洗剂杂质会降低基板的绝缘性能。水溶性助焊剂要用新蒸制的蒸馏水清洗；电池供电、电阻几十 MΩ 的低功耗设备可考虑有机助焊剂+溶剂，最好的办法是汽相清洗。

去耦（Decoupling）

为什么数字电路是麻烦

典型数字输出是电源和地之间串接的两个晶体管：稳态时总有一只截止，功耗很低。但翻转的一瞬间两只管子同时导通，电源到地出现低阻通路，电流猛冲——电源电压瞬间下陷（droop），电流尖峰还向外辐射 RF。一片数字 IC 里几十上百个输出，叠加效果惊人。这些尖峰的频率取决于制造工艺随机因素，无法预测——所以需要的是宽带通用抑制手段，而不是针对某个频率的滤波。

选对电容

电容类型	最高有效频率
铝电解	100 kHz
钽电解	1 MHz
云母	500 MHz
陶瓷	1 GHz

钽电容 1 MHz 以上基本没用，高频去耦必须陶瓷电容。每种电容都有自谐振点（图 17-16），自谐振频率必须高于要抑制的噪声频率，否则电容进入感性区，帮倒忙。

图 17-16 10 µF 钽电容与 0.01 µF 陶瓷电容的典型自谐振

不要指望一只 0.1 µF 打天下。高频去耦不好时，试更小的电容，而不是更大的。

IC 级去耦

每个运放封装（单运放/双运放/四运放都算一个封装）都要有去耦电容，接在电源引脚和运放地引脚之间，走线必须短——走线一长，自感就把电容废了。难缠的场合可以再加串联电感（放在电容之前，电源侧），或用 10~100 Ω 小电阻代替电感，与去耦电容构成低通滤波——代价是电阻分压会压缩运放的供电范围，看应用能否接受。

板级去耦

电源入口处放一个大容量钽电解或铝电解，对付低频纹波；再配一只陶瓷电容对付从其他板耦合来的高频开关噪声。

输入与输出隔离

噪声经常从输入/输出引脚窜进来。若噪声频率和电路工作频段相距很远，一个被动 RC 低通就能解决——比如把 RF 噪声挡在音频电路之外。注意低通滤波器在 $f_{3dB}$ 的 100~1000 倍以上会失去特性，需要多级覆盖不同频段，截止频率最高的滤波器放在最靠近噪声源的位置。电感和铁氧体磁珠也能组成噪声抑制网络——磁珠在一定频率以下是感性的，之后变阻性。

辐射噪声严重到无解时，只能上**法拉第笼（Faraday Cage）**屏蔽：屏蔽体上任何孔缝不得超过干扰波长的 1/20。设计 PCB 时就预留加装金属屏蔽罩的空间；用了屏蔽罩，通常所有进出连线还得加磁珠。

封装的讲究

• 单运放常有调零（offset null）引脚——这些引脚相当于第二输入端，必须小心对待（查数据手册）；双/四运放没有调零引脚。
• 单运放封装输出在输入对面，高频时反馈走线被迫拉长。对策：用表贴封装、反馈元件放板背面——但至少多两个过孔、双层板地平面开洞。有时宁可选用双运放、哪怕第二个运放闲置（记得按规范端接）。
• 双运放做立体声、四运放做多节滤波很流行，但同片硅上的放大器之间有串扰（crosstalk），密集的被动元件也会互相串扰——隔离要求高时用单运放封装。
• 双/四运放内部各级互为镜像：布局画一次，镜像复制即可。四运放还可以拿一级做半电源发生器（V_CC/2 偏置），半电源连接全部藏在芯片下方，走线极短。

图 17-21 未用运放的端接：接成跟随器并把同相端拉到参考电位（右），而不是随意悬空（左）

直插（DIP）vs 表贴（SMD）

• 直插：元件引脚在 0.1 英寸栅格上，尺寸大，理想中该贴近运放的元件常被挤远，不适合高速模拟。有设计师把电阻竖着装省地方——但每只电阻有近 1 cm 引脚裸露着接收辐射、带着自感。直插的优点：过孔本身可以当馈通（feedthrough），省过孔。
• 表贴：不占孔，但自动化测试往往要求每个节点有测试孔/测试盘——否则好好的地平面被打成”瑞士奶酪”。折衷：每个节点放测试焊盘，从顶层探测，避免双面针床夹具的额外开销。

常见坑

• 以为数字板的经验适用于模拟板——自动布线把所有地连成一片，前功尽弃。
• 模拟/数字平面在不知不觉中重叠（比如电源平面盖过了对方的地），分布电容照样耦合噪声。
• ADC/DAC 的”数字地”引脚接到了数字地平面——应该接模拟地！
• 去耦电容走线拉得老长，或想用加大电容解决高频问题——正确做法是换小容量的陶瓷电容。
• 关键信号走 90° 直角、平行走线、多打过孔。
• 电解电容极性接反、用了 85 °C 级电容在高温环境服役。
• 双运放/四运放的第二、三、四级悬空不端接——功耗、发热、噪声全上升。
• 高阻电路没洗干净板，MΩ 级电阻旁漏电。

通关标准：

• 能说清”PCB 是元件”的含义，并解释为什么模拟电路必须先做原型再投板。
• 能画出模拟/数字地与电源平面的分区图，说出单点接地的理由和 ADC 地引脚的例外。
• 能用走线电感估算（6~12 nH/cm）判断一根走线在给定频率下是”导线”还是”电感/天线”。
• 能为”运放在 1 MHz 附近振荡”给出至少三种布局层面的排查方向（反相端走线、去耦电容容量、电阻缩放）。
• 能背出去耦三件套：每个封装必配陶瓷电容、电源入口钽+陶瓷、高频问题换小电容。

自测：为什么去耦电容的走线必须尽量短？

走线本身有自感（约 6~12 nH/cm），与电容串联后会形成谐振电路，并把电容的自谐振频率拉低；一旦噪声频率超过谐振点，电容呈感性，去耦失效甚至恶化。走线越短，电感越小，电容才能在高频保持低阻抗。

自测：模拟地和数字地为什么必须单点连接，而不是各自独立成"两个地"？

系统里只存在一个真正的地（安全地或电池地）。两个”地”若不在单点汇合，两套返回电流会通过各自的路径流回，路径之间可能构成地环路，环路感应的噪声电流会窜进信号。单点低阻抗汇合既保证电位统一，又不让两套返回电流互相串扰。

自测：一根 10 cm 的走线，在 1 MHz 时还是"导线"吗？

不是。它电阻约 57 mΩ，电感约 8 nH/cm×10 cm = 80 nH，1 MHz 时感抗 $2\pi fL\approx 0.5\Omega$，已远大于电阻。100 kHz 以上这根线就以感性为主了——这也是长走线容易耦合高频噪声的根本原因。

自测：运放反相输入端下方的地平面要不要挖掉？依据是什么？

高速/高增益电路中建议挖掉。反相输入节点对地平面的分布电容（哪怕 1 pF）会在运放带宽极限附近抬升增益（原书实测翻倍），引入额外极点/相移，诱发振荡。挖空该区域、加宽走线间距、缩短走线都是等效的降电容手段。

自测：电源入口和每个运放封装旁分别该放什么电容？

电源入口：一只铝/钽电解对付低频纹波 + 一只陶瓷对付高频开关噪声。每个运放封装（不分单双四）：至少一只陶瓷去耦电容，接在电源引脚与运放地之间，走线要短；难缠场合可在电容前端加串联电感或 10~100 Ω 电阻构成低通。注意模拟电源只对模拟返回去耦，绝不对数字返回去耦。