📘 第 3 章：逻辑门

本章导航

本章回答一个核心问题：输入的 0/1（LOW/HIGH）经过逻辑门后，输出如何确定？ 学习路径是“符号 → 真值表 → 布尔表达式 → 波形 → 工程应用”。最后再把门电路扩展到 PLD、74 系列 IC 和示波器故障排查。

章节导航：反相器 → AND → OR → NAND → NOR → XOR/XNOR → 可编程逻辑 → 固定功能逻辑 → 故障排查。

3–1 反相器（NOT 门）

反相器执行“取反/求补”操作：输入为 0，输出为 1；输入为 1，输出为 0。逻辑式为

$X=\overline{A}$

符号输出端的小圆圈表示负逻辑（取反）；没有圆圈时，默认有效状态为 HIGH（1）。输入端的小圆圈表示 active-LOW 输入。矩形轮廓符号中的三角形极性标志与小圆圈作用相同，换位置不改变反相功能。

反相器真值表

输入 A	输出 X
LOW（0）	HIGH（1）
HIGH（1）	LOW（0）

分析波形时，只需逐时刻取反。输入上升沿对应输出下降沿，输入下降沿对应输出上升沿；实际器件会有很小的传播延迟。

记忆法

NOT 只有一个输入，输出永远与输入相反。小圆圈看成“再反一次”的视觉提示。

算例 3–1：反相波形与有效状态

给反相器输入一组脉冲，输出就是完全相反的脉冲。若小圆圈位于输出端，active output state 为 0。若把小圆圈移到输入端，时序图不变，因为反相器的逻辑关系仍是取反。

应用：8 位二进制数的 1’s complement

把 8 个比特分别接入 8 个反相器，即可同时得到每一位的反码。例如 10101010 经过反相得到 01010101。

3–2 与门（AND）

AND 门执行逻辑乘法，可有两个或更多输入。只有所有输入都为 HIGH（1）时，输出才为 HIGH：

$X=AB$

三输入和四输入形式分别为 $X=ABC$、$X=ABCD$。布尔乘法规则为 $0\cdot 0=0$、$0\cdot 1=0$、$1\cdot 0=0$、$1\cdot 1=1$。

2 输入 AND 真值表

A	B	X=AB
0	0	0
0	1	0
1	0	0
1	1	1

n 个输入共有

$N=2^n$

种组合。3 输入有 8 种，4 输入有 16 种；n 输入 AND 的真值表只有最后一行（全 1）输出为 1，其余都为 0。

算例 3–2：3 输入真值表与组合数

3 输入 AND 有 $2^3=8$ 种组合，只有 ABC=111 时 X=1。4 输入 AND 有 $2^4=16$ 种组合。

波形分析（算例 3–3～3–6）

把所有输入波形按时间切成电平不变的区间，在每个区间应用真值表：A、B 同时为 1 的区间，X 才为 1；只要任一路为 0，X 就为 0。三输入 AND 更严格，必须 A、B、C 同时为 1。输入按二进制 0～9 循环时，示波器上输出仅在对应全 1 窗口出现高电平。

应用 1：使能/禁止（enable/inhibit）

AND 的一个输入接待测脉冲 A，另一个输入接宽度精确为 1 ms 的使能脉冲。使能为 HIGH 时，A 的脉冲通过并由计数器计数；使能为 LOW 时，输出被压为 LOW。1 ms 内通过 6 个脉冲表示 6 kHz；通过 1000 个脉冲表示 1 MHz。

应用 2：安全带报警

三个条件分别接 A、B、C：点火开启、未系安全带、点火后的 30 s 定时窗口。三者同时为 HIGH 时，AND 输出 HIGH，驱动蜂鸣器。

AND 掩码

AND 与 0 必为 0，与 1 保持原值。用数据 10101010 AND 掩码 11110000，得到 10100000，可清除低 4 位而保留高 4 位。

3–3 或门（OR）

OR 门执行逻辑加法：任意一个输入为 HIGH，输出即为 HIGH；只有全部输入为 LOW 时输出才为 LOW。

$X=A+B$

布尔加法规则为 $0+0=0$、$0+1=1$、$1+0=1$、$1+1=1$。注意最后一条没有进位，不能当普通二进制加法。

2 输入 OR 真值表

A	B	X=A+B
0	0	0
0	1	1
1	0	1
1	1	1

3 输入 OR 只有 ABC=000 时输出 0，其余 7 种组合均输出 1。波形题（算例 3–7～3–9）按时间区间检查，只要某一路为 HIGH，输出就保持 HIGH。

应用：入侵报警

门、窗磁传感器关闭时输出 LOW；任意门窗打开时对应输入变 HIGH，OR 输出 HIGH，触发并锁存报警。

OR 掩码

OR 与 1 必为 1，与 0 保持原值。数据与 10000000 OR，可强制把符号位设置为 1，同时不改变其他位。

3–4 与非门（NAND）

NAND 是 NOT-AND：先 AND，再把结果取反。

$X=\overline{AB}$

只有所有输入为 HIGH 时输出 LOW；只要一个输入为 LOW，输出就是 HIGH。 输出端小圆圈说明其 active output state 为 LOW。NAND 是“通用门”，组合 NAND 可实现 AND、OR、NOT。

A	B	$X=\overline{AB}$
0	0	1
0	1	1
1	0	1
1	1	0

波形题（算例 3–10、3–11）中，只有 A、B（或所有多路输入）同时 HIGH 的时间段，X 才出现 LOW。

负或（negative-OR）等效观点

若把 LOW 定义为“有效”，NAND 就是在检测“一个或多个输入为 LOW”：任意输入 LOW，输出 HIGH。物理器件和真值表不变，只是功能解释与符号标注不同。

算例 3–12～3–14：液罐液位

传感器在液位高于四分之一时输出 HIGH，低于或等于四分之一时输出 LOW。绿色 LED 要在两个液罐都足量时点亮，可用 NAND 输出 LOW 驱动低电平有效 LED；红色 LED 要在任一液罐不足时点亮，则把 NAND 按负或使用，任一输入 LOW 即输出 HIGH。扩展到三罐或四罐，只需增加输入数。

3–5 或非门（NOR）

NOR 是 NOT-OR：先 OR，再取反。

$X=\overline{A+B}$

只要任意输入为 HIGH，输出就为 LOW；只有全部输入为 LOW 时输出为 HIGH。

A	B	$X=\overline{A+B}$
0	0	1
0	1	0
1	0	0
1	1	0

波形题（算例 3–15、3–16）中，所有输入同时 LOW 的区间，输出才为 HIGH。

负与（negative-AND）等效观点

把 LOW 视为有效状态时，NOR 用来检测“所有输入均为 LOW”，并输出 HIGH。NOR 与负与的真值表相同，区别只是功能描述角度。

算例 3–17～3–19：起落架监控

需要检测三个起落架是否全部伸出（传感器 LOW），使用 NOR 作为负与，全部 LOW 时输出 HIGH 点亮绿色 LED；任一齿轮仍收起（传感器 HIGH）时，另一个 NOR 检测到该 HIGH 并输出 LOW，驱动低有效红色警示灯。连接 LED 前必须查数据手册，普通门的输出电流可能不足；可选开集电极（OC）或开漏（OD）缓冲输出。

3–6 异或（XOR）与同或（XNOR）

异或 XOR

XOR 只有两个输入，执行模 2 加法：输入不同，输出 HIGH；输入相同，输出 LOW。

$X=A\oplus B=\overline{A}B+A\overline{B}$

A	B	X
0	0	0
0	1	1
1	0	1
1	1	0

算例 3–20：两套并行电路正常时输出相同，任一套故障时输出不同。把两路输出接 XOR，X=1 即报告不一致；若两套同时故障且仍产生相同输出，XOR 无法检测。

同或 XNOR

XNOR 是 XOR 输出再取反：输入相同，输出 HIGH；输入不同，输出 LOW。 输出小圆圈表示反相。

A	B	X
0	0	1
0	1	0
1	0	0
1	1	1

算例 3–21：逐时间区间比较 A、B；XOR 只在不同区间为 HIGH，XNOR 只在相同区间为 HIGH。XOR 也可作两位模 2 加法器：1+1 的和位为 0，但进位 1 需由其他门产生。

XOR 与 OR 不同

OR 在“1、1”时仍输出 1；XOR 在“1、1”时输出 0。看到“恰好一个为 1”才想到 XOR。

3–7 可编程逻辑（PLD）

多数 PLD 以可编程 AND 阵列为基础：行、列交叉点设有可编程连接，通过保留或断开连接，把所需变量送入各 AND 门。算例 3–22 将阵列编程为 $X_1=A\overline{B}$、$X_2=\overline{A}B$、$X_3=\overline{A}\overline{B}$。

六种可编程连接工艺

1. Fuse（熔丝）：初始短路，编程时烧断选定连接；OTP，一次性编程。
2. Antifuse（反熔丝）：初始开路，施加高压击穿绝缘层形成低阻连接；OTP。
3. EPROM：浮栅晶体管，通常一次编程；带窗口封装可用紫外线擦除。
4. EEPROM：可电擦除、重复编程，支持安装后编程。
5. Flash：基于单晶体管，非易失且密度高、速度快。
6. SRAM：存储单元控制开关，速度快但易失；断电丢失配置，上电需从存储器重新加载。

EEPROM、Flash、SRAM 器件可多次重配置；下载设计的 PLD 称为 target device。设计输入有 HDL 文本输入和原理图图形输入：简单电路适合图形输入，复杂设计通常用 VHDL/Verilog。

ISP、JTAG 与 VHDL

ISP 允许器件焊在 PCB 后再编程，便于现场升级和减少库存。JTAG（IEEE 1149.1）既用于边界扫描测试，也用于系统配置，四条专用信号为 TDI、TDO、TMS、TCK。SRAM 型器件还可由嵌入式处理器从 PROM 搬运配置数据。

VHDL 使用 entity/architecture 结构，例如：

entity ANDgate is port (A, B: in bit; X: out bit); end entity;
architecture ANDfunction of ANDgate is
begin
  X <= A and B;
end architecture;

3 输入 NOR：X <= A nor B nor C;；XOR：X <= A xor B;。HDL 描述的是将要实现的硬件连接，不是让已有 CPU 执行的软件指令。

3–8 固定功能逻辑门与 74 系列

固定功能 IC 出厂时逻辑已确定，不能像 PLD 那样重新编程；它常被称为连接大型模块的“胶水逻辑”。主流工艺是 CMOS 与双极型 TTL，另有 ECL、BiCMOS。74 系列编号中，xx 表示工艺族，后缀数字表示逻辑功能：74xx08 为四个 2 输入 AND，74xx00 为四个 2 输入 NAND，74xx32 为四个 2 输入 OR，74xx02 为四个 2 输入 NOR，74xx86 为四个 2 输入 XOR；74xx04 是六反相器。

常见家族：HC（高速 CMOS）、HCT（与 TTL 电平兼容的 HC）、LS（低功耗肖特基 TTL）。同一功能的 74HC00、74HCT00、74LS00 引脚排列可兼容，但供电范围、速度、电流和逻辑电平不同。DIP 适合插装，SOIC 适合表面贴装，单门器件常称 little logic。

关键性能参数

• 传播延迟：输入转换到对应输出转换的时间。$t_{PHL}$ 为输出 H→L 的延迟，$t_{PLH}$ 为输出 L→H 的延迟。
• 供电电压：CMOS 常见 5 V、3.3 V、2.5 V、1.8 V；双极型通常 5 V。
• 功耗： $P_D=V_{CC}\left(\frac{I_{CCH}+I_{CCL}}{2}\right)$
• 速度功耗积（SPP）： $SPP=t_p{P}_D$
• 扇出：一个门输出可驱动的同系列门输入数量。74LS 示例：$I_{OL}=8.0mA$、$I_{IL}=0.4mA$，所以单位负载 $=8.0/0.4=20$。
• 逻辑电平：$V_{IL}$/ $V_{IH}$ 是输入 LOW/HIGH 电压界限，$V_{OL}$/ $V_{OH}$ 是输出 LOW/HIGH 电压界限。

算例 3–24：若 $t_p=5ns$、$I_{CCH}=1mA$、$I_{CCL}=2.5mA$、$V_{CC}=5V$，则 $P_D=8.75mW$，$SPP=43.75pJ$。

CMOS 使用注意

CMOS 易受静电损伤：器件放在导电泡沫中运输；仪器接大地；手腕通过大阻值电阻接地；断电后再插拔；严禁在电源关闭时施加输入信号。AND/NAND 的未用输入接 HIGH，OR/NOR 的未用输入接 LOW，不能悬空。

3–9 故障排查

数字故障最常见是开路和短路，排查前先确认电源与地。

• 内部输入开路：TTL 开路输入通常等效 HIGH，CMOS 状态不确定；用示波器和函数发生器，给待测输入连续脉冲，其他输入置为使能电平（AND/NAND 置 HIGH；OR/NOR 置 LOW）。
• 内部输出开路：输入怎么变，输出脚都没有脉冲，外部电平可能 HIGH、LOW 或悬浮。
• 短路：对电源短路会卡在 HIGH，对地短路会卡在 LOW；两个输入或输入/输出互短则始终同电平。
• 外部故障：虚焊、焊锡飞溅、PCB 断线、走线短路等，先目检，再分别测 IC 引脚和 PCB 走线。

频率计数器案例：若显示始终为 0，可能是复位一直有效、计数器无输入脉冲或 AND 输出开路；若 10 kHz 输入显示 12 kHz，应检查 1 ms 使能脉冲，实测 1.2 ms 会多计数。示波器测数字信号用 DC 耦合，并将探头地接到被测电路真实地。

本章总结

• NOT：输出是输入的补码。
• AND：全 1 才输出 1。
• OR：有一个 1 就输出 1。
• NAND：全 1 才输出 0，也可视为负或。
• NOR：有一个 1 就输出 0，也可视为负与。
• XOR：输入不同输出 1；XNOR：输入相同输出 1。
• PLD 以 AND 阵列和可编程连接为核心；SRAM 易失，其余列举工艺通常非易失。
• 固定功能 IC 不能改逻辑；CMOS 通常功耗更低。
• 用传播延迟、功耗、SPP、扇出和逻辑电平评价门电路。

自测题

1. 反相器输入为 0 时，输出是多少？
2. 3 输入 AND 何时输出 1？共有多少种输入组合？
3. OR 与 XOR 在输入 11 时分别输出什么？
4. NAND 何时输出 LOW？NOR 何时输出 HIGH？
5. 用一句话区分 NAND/负或、NOR/负与。
6. 两个并行模块输出接 XOR，什么情况下能报告故障？什么情况下会漏报？
7. 列出六种 PLD 可编程连接工艺，并指出 SRAM 是否易失。
8. 写出 3 输入 NOR 的 VHDL 输出语句。
9. 计算 $V_{CC}=5V$、$I_{CCH}=1mA$、$I_{CCL}=3mA$ 时的平均功耗。
10. 74LS 门的 $I_{OL}=8mA$、$I_{IL}=0.4mA$，扇出是多少？
11. AND/NAND 与 OR/NOR 的未用输入分别应接什么逻辑电平？
12. 频率计数器读数偏高时，为什么要优先检查 1 ms 使能脉冲宽度？

图片与图题索引

以下保留教材第三章全部原图，图题均已翻译为中文；图片顺序与原教材一致。

原教材插图（完整保留）

下列图片按 ch03 原文出现顺序完整保留；图题采用中文“图 3-N”，并注明其主题，便于对照教材。

自测一下

布尔代数中的德摩根定律如何应用？

参考答案：德摩根定律写作 $\overline{XY}=\overline{X}+\overline{Y}$、$\overline{X+Y}=\overline{X}\overline{Y}$，应用口诀是”每个变量分别取反，同时把 AND 与 OR 互换”。本章用它解释 NAND 与负或、NOR 与负与的等价性：NAND 是 AND 后取反，等价于”任一输入为 LOW 时输出 HIGH”。对三个或更多变量同样适用，如 $\overline{XYZ}=\overline{X}+\overline{Y}+\overline{Z}$。

与门、或门、非门的逻辑功能分别是什么？

参考答案：非门（NOT）只有一个输入，输出永远与输入相反，逻辑式 $X=\overline{A}$。与门（AND）执行逻辑乘法，只有所有输入都为 HIGH 时输出才为 HIGH，逻辑式 $X=AB$，如 2 输入真值表只有 11 行输出 1。或门（OR）执行逻辑加法，任一输入为 HIGH 输出即为 HIGH，只有全部为 LOW 时输出才为 LOW，逻辑式 $X=A+B$。

NAND 和 NOR 为什么称为通用门？

参考答案：因为只用 NAND（或只用 NOR）组合起来，就能实现 NOT、AND、OR 等全部基本逻辑功能。例如 NAND 把两个输入并接在一起就得到 NOT，NOT 再与 NAND 级联即可得到 AND；NOR 同理可构成 OR 和 AND。既然任何组合电路都能由 AND、OR、NOT 搭建，那么仅用一种 NAND 或 NOR 门就能实现任意逻辑，所以它们被称为通用门。

卡诺图化简的基本目标是什么？

参考答案：基本目标是把真值表中输出为 1（或为 0）的相邻格合并成 1、2、4、8 格的组，组内取值既有 0 又有 1 的变量被消去，从而得到项数更少、每项变量更少的表达式。这样实现电路所需的门数量、输入端数量和传播延迟都会减少。分组时相邻包括上下左右和首尾环绕，允许重叠，但每个 1 至少要被覆盖一次。

组合逻辑电路与时序逻辑电路的根本区别是什么？

参考答案：组合逻辑电路的输出只由当前输入决定，本章讲的各种逻辑门（AND、OR、NAND、NOR、XOR 等）构成的电路都是组合电路，内部没有记忆。时序逻辑电路的输出还与电路过去的状态有关，必须包含触发器等存储元件来保存状态。因此同样的输入加到组合电路上永远得到同样的输出，而时序电路在先后不同时刻可能给出不同结果。