本项目把探测器前放信号采样、数字成形，再累加为能谱。核心是 Zynq-7020 + AD9235 + FPGA DPP，USB 资料是另一组参考，不能直接当作已接通的接口。
前放 → ADC → 快触发 / 慢梯形 → 事件判定 → 能量道址 → MCA
↓
AXI-Lite → PS → UART → PC截至本次资料快照：阶段 E 已形成 timing MET 的候选 bit、FCLK100 FSBL、PS 应用和 BOOT 包；已有仿真与离线协议回归记录。尚无板级启动、UART 联机或探测器实测验收。
初学按 04—09 看原理，接手开发按 10—20 看验证，使用交付包从 21—23 开始。每篇只保留一个主题，源码与完整报告放在资料包中。
资料来源
交付包_阶段E_v1.0_待板验证/00_先读我.md阶段E_无板卡时序与启动验证/最终报告.md