第14章 DAC 接口：从电流到负载

这一篇在干嘛？

DAC 把数字码变成模拟电压，但它天生是个”娇气”的器件——工艺与运放不兼容，缓冲运放必须外接，负载还常常又重又难伺候。这一章讲：DAC 有哪几种架构、误差怎么预算、缓冲怎么补偿，以及电流/电压/功率不够时怎么加升压级把信号推到执行器和负载上。

14.1 DAC 与缓冲：为什么运放必须外接

DAC 只能输出量化后的电压台阶，不是无限连续的。应用几乎总是决定了 DAC 选型，设计师的任务是把它接到负载上。由于多数 DAC 的制造工艺与运放不兼容，缓冲运放不能做在同一颗芯片里，只能外接——它的特性是转换过程的一部分。数据手册会推荐缓冲运放，照做，除非你确切知道要优化哪个指标。低通滤波、直流偏移、功率级等信号调理，都放在推荐缓冲级之后，别急着把功能合进缓冲级。

14.2 负载的两大类

• 直流负载：定位台、电机、程控电源、户外显示、照明系统等。特征是大电流和/或高电压，直流精度重要——它直接对应一串机械位置或亮度档位。
• 交流负载：音频、通信、RF 输出等，重点转向失真、动态范围和频谱指标。

14.3 DAC 架构巡礼：从电阻阶梯到 Σ-Δ

电阻阶梯型（几乎绝迹）

内部基准被分压器分成 $2^{N-1}$ 份，每次接通一个开关得到对应电平。

白话：电阻和开关数量每加一位翻一倍——8 位就要 255 个电阻 + 256 个开关，16 位要 65535 个电阻 + 65536 个开关。所以高分辨率几乎不用这个架构。

二进制加权电阻型

每位一个电阻，阻值按二进制权重（R、2R、4R、8R…）取值，把各位电流求和到输出。电阻数量降到每位一个，但阻值范围极宽，高分辨率时难以集成；B3 位电阻是 $V_{REF}$ 到地功耗的限制因素。这个架构常用来做对数 DAC（换成对数加权电阻）。

两种架构都用 DAC 芯片内集成的反馈电阻——它不是可选的便利件，而是精度的一部分：与电阻网络做在同一片硅上，经历同样的热漂移。缓冲增益固定，满量程输出被限制在 $V_{REF}$；想要不同的满量程电压，去改 $V_{REF}$，不要动增益。若满量程超出 DAC 基准的最大额定值，在缓冲后面加增益级（见 14.7.2）。

常见坑：运放在某些码字下处于深度非单位增益

加权电阻型里，不同位组合下运放的工作增益差异很大，这正是该架构不流行的原因之一，也是选运放要小心的地方。

R/2R 型：两种阻值打天下

R/2R 网络只用两种阻值（2R 通常由两个 R 串联而成）。工作原理是分流：流过 R 的电流为 I；两支路各接一个 2R 时每条腿分 I/2；把其中一条腿换成两个 R 串联，阻值仍是 2R，电流照分；再把底部电阻换成两个 2R 并联（仍等效 R），每腿 I/4，加起来 I/2……向 4 位扩展后，底部支路电流是 I/4 + I/8 + I/16 + I/16——基尔霍夫电流定律自动满足，一组方便的分接点就构成了 DAC。

白话：电阻数量虽然翻倍，但只有两种值，制造容易、匹配好做，是电阻型 DAC 的主流。反馈电阻同样集成在芯片上，运放虽仍非全程单位增益，但比加权电阻型接近多了。

电阻型 DAC 对运放的四项要求：

• 输入失调电压：越低越好，直接加进转换器失调误差；
• 输入偏置电流：越低越好，偏流 × 反馈电阻 = 输出失调误差；
• 输出电压摆幅：必须达到（最好超过）DAC 的零到满量程摆幅；
• 建立时间与压摆率：要在下一个码字到来之前稳定下来。

Σ-Δ 型：1 位也能出好声音

Σ-Δ DAC 用 PLL 产生的超采样时钟（如图14-5 中 128 倍）驱动内插滤波器、数字调制器和 1 位 DAC，以 1 位输出的密度比（0 和 1 的时间平均）重建模拟波形。

经典案例是 CD 播放器：采样率 44.1 kHz，按 Nyquist 最多还原 22.05 kHz；若录音里有 23.05 kHz 成分，会混叠到 1 kHz——一声烦人的哨叫。传统滤波器要在 2 kHz 带宽内完成滚降，得用 9 阶以上，相位提前劣化，早期 CD 机听起来”发硬""发闷”。

解决方案是超采样：把采样时钟超频到原频率的二进制倍数（今天 8 倍甚至更高是标配）。8 倍超采样后滤波器只需在 352.8 kHz 达到最大滚降——从 2 kHz 的窗口变成 332 kHz 的窗口，9 阶滤波器换成一个便宜的快时钟，CD 机因此大幅降本，音质也确实变好了。代价是采样时钟带来的辐射 RFI 增大；而且 Σ-Δ 内部数字电路不停在电源轨间开关，会往电源轨上灌大量噪声。

14.4 误差预算：先分清”精度”和”分辨率”

• 分辨率由位数决定——分辨率不够不是”误差”，是设计特性，换更多位的转换器就好；
• 精度是给定数字输入下模拟输出与理论值的偏差。

常见省钱策略：选比应用需求多 1~2 位的 DAC。转换器越来越便宜，这往往划算。

直流应用

分辨率是 ±1/2 LSB：

$$1\text{LSB}=\frac{V_{FS}}{2^N-1}\text{\hspace{1em}(14-1)}$$

白话：$V_{FS}$ 是满量程输出电压，N 是位数。直流系统里位数决定了输出台阶大小：| 位数 | 状态数 | 3 V | 5 V | 10 V | |---|---|---|---|---| | 4 | 16 | 0.1875 | 0.3125 | 0.625 | | 8 | 256 | 0.011719 | 0.019531 | 0.039063 | | 10 | 1024 | 0.00293 | 0.004883 | 0.009766 | | 12 | 4096 | 0.000732 | 0.001221 | 0.002441 | | 14 | 16384 | 0.000183 | 0.000305 | 0.00061 | | 16 | 65536 | 4.58E-05 | 7.63E-05 | 0.000153 | | 18 | 262144 | 1.14E-05 | 1.91E-05 | 3.81E-05 | | 20 | 1048576 | 2.86E-06 | 4.77E-06 | 9.54E-06 | | 22 | 4194304 | 7.15E-07 | 1.19E-06 | 2.38E-06 | | 24 | 16777216 | 1.79E-07 | 2.98E-07 | 5.96E-07 |

（表中数值单位为 V。）便携设备要低电压供电时，台阶会变得很苛刻；好在多数直流应用在工业环境，不差这点电。

例题 1：PCB 钻孔定位台（保留原书数据）

DAC 驱动钻孔机在电路板上定位打孔，孔位精度 0.001 英寸，公差 ±0.0003 英寸。执行器以 0 V 为中心，−12 英寸对应 −5 V，+12 英寸对应 +5 V，水平和垂直各一路。

解：总行程 24 英寸对应 10 V 摆幅（±5 V，可能需要放大）；必须输出正负两个方向，实际系统可能要给 DAC 输出加（减）固定偏移；执行器电流也远超 DAC 能力（见 14.7 节的对策）。分辨率要求：24 英寸 ÷ 0.0003 英寸 = 80 000 步。查上表，需要 18 位 DAC（262 144 步），实际定位步距 0.0000916 英寸。水平、垂直各需一套独立的转换系统。

交流应用

AC 指标多半以 THD、动态范围或 SNR 给出。假设无内部噪声、缓冲电路无噪声，动态范围的倒数就是 DAC 的 SNR；实际总有噪声（全部输入置 0 时测量），SNR 只会更低。位数是决定这些参数的压倒性因素——严格说它们不是”误差”，是转换器的设计极限，接受不了就换更高分辨率。

总谐波失真（理想转换下位数直接决定）：

$$\text{THD}(\%)=\frac{1}{2^N}\times 100\text{\hspace{1em}(14-2)}$$

白话：N 是转换器位数——每多 1 位，谐波幅度减半。这是理想转换的极限值。

动态范围：

$$\text{Dynamic Range}=6.02\times n+1.76\text{\hspace{1em}(14-3)}$$

白话：每加 1 位，动态范围约提升 6 dB——这是估算”多买几位能赚多少”的速算法。

位数	状态数	THD	动态范围 (dB)
4	16	6.25%	25.8
8	256	0.390625%	49.9
10	1024	0.097656%	62.0
12	4096	0.024414%	74.0
14	16384	0.006104%	86.0
16	65536	0.001526%	98.1
18	262144	0.000381%	110.1
20	1048576	0.000095%	122.2
22	4194304	0.000024%	134.2
24	16777216	0.000006%	146.2

例题 2：CD 播放器选位（保留原书数据）：想要 90 dB 信噪比，查表选 16 位（98.1 dB 动态范围），对应最低 THD 为 0.0015%。

RF 应用

RF 是交流应用的高频子集，关注各谐波的位置与相对幅度——压一个谐波、放另一个谐波也可以接受，只要整体频谱在规定限内。

14.4-14.5 DAC 的误差与参数

直流误差

• 失调误差（图14-7）：本应输出 0 的码字，实际偏离 0 V 的 ±ΔV。相关的是失调温度系数（ppm/°C）。直流应用致命，交流应用可无视——选缓冲运放时让它自己的失调远小于转换器即可。
• 增益误差（图14-8）：实际传输曲线斜率与理想斜率之差，直流和交流应用都致命：RF 预驱动不能让输出级超出 FCC 许可；机械定位器不能停不到位或越过目标。对策：缓冲用内部反馈电阻，满量程幅度调整尽量在 $V_{REF}$ 上做，让外接电阻的容差和温漂不进增益误差。
• 微分非线性 DNL（图14-9）：每两个相邻码字间的 ΔV 不一致。DNL 超过 1 LSB 时转换器非单调——输出会出现局部倒退（凹陷），某些伺服控制环路会因此出问题。

• 积分非线性 INL：跨越整个 0~满量程的一阶非线性。INL 和 DNL 在交流应用中变成失真和谐波杂散，在直流应用中表现为定位台阶不准。
• 电源抑制比（PSRR）：对电源纹波噪声的抑制能力。直流应用受害小；交流应用中外部频率成分漏进输出并调制信号，产生杂散和失真——DAC 和缓冲运放必须认真去耦。

交流参数

• THD+N（失真 + 噪声）：谐波失真与噪声之和相对输入信号 rms 功率的比值。噪声源按 rms 方和根相加，失真与噪声分别测量再合成，噪声电压与测量带宽相关。
• SINAD：输入信号与（失真 + 噪声）之比，是 THD+N 的倒数。两者一起衡量转换器的整体动态性能。
• ENOB（有效位数）：由 SINAD/SNR 折算实际有效精度：

$$\text{ENOB}=\frac{{\text{SNR}}_{REAL}-1.76}{6.02}\text{\hspace{1em}(14-4)}$$

白话：标称 8 位的 DAC 若在某个频率只有 45 dB SNR，则 $\text{ENOB}=(45-1.76)/6.02=7.2$ 位——该频点的真实精度不足 8 位。

• SFDR（图14-11）：最大信号分量与最大失真分量的 dB 差。RF 应用的重要指标（FCC 对杂散幅度有规定）。去耦不良会造杂散；陷波滤波器可以消一个杂散，但 RF 应用常是跳频的，陷波器必须罩住所有杂散频率否则白搭。

• 互调失真 IMD（图14-12）：INL/DNL 在高频下以互调形式出现。对策：让缓冲放大系统尽量线性（警惕轨到轨运放在电压轨附近可能不线性），并限制 DAC 内部反馈电阻的电流（见 14.7.1）。
• 建立时间（图14-13）：数字输入切换到输出进入并保持在误差带内的时间，是最大转换速率的倒数；外接缓冲运放会并入建立时间/转换速率计算。相关的是码字切换时的毛刺（glitch）：先靠良好去耦压制，极端情况用去毛刺电路（图14-14）——软件在码字变化前激活保持、变化后释放，$C_{HOLD}$ 的选择很关键：既要无下垂地保持输出，又不能牺牲系统带宽。

14.6 补偿 DAC 的输出电容

CMOS 是 DAC 的主流工艺，但 CMOS 管电容大——DAC 输出电容 $C_O$ 随开关的电阻数量变化。运放反相输入端挂电容极易振荡，何况有些缓冲还工作在小于单位增益的状态，必须外部补偿（图14-15）：

常规手段是加反馈电容 $C_F$：

$${\mathsf{C}}_F=2\times \sqrt{\frac{{\mathsf{C}}_O}{2\pi R_F}\times \frac{1}{G_{BW}}}\text{\hspace{1em}(14-5)}$$

白话：$C_O$、$R_F$ 查 DAC 手册，$G_{BW}$ 是缓冲运放的小信号单位增益带宽。带上补偿电容后的整体建立时间：

$$T_S\approx \sqrt{\frac{R_F(C_O+C_F)}{2G_{BW}}}\text{\hspace{1em}(14-6)}$$

白话：$C_F$ 和 $C_O$ 都拖慢转换速度——要更快，就得换输出电容更小（从而 $C_F$ 更小）的 DAC。

14.7 功率不够怎么办：升压级

运放工艺限制了输出功率，而执行器、定位螺线管、步进电机、扬声器、振动台……什么都可能要大功率。“功率运放”虽存在，但输入失调、输入电流、输入电容可能比普通运放大几个数量级，不适合直接替 DAC 的缓冲。正确姿势是给普通缓冲加一个升压级（booster），并把它纳入反馈环内——环内的一切误差都会被闭环补偿：运放会把输出顶到任何需要的电压，让两个输入端相等。三类升压：升流、升压、升功率。

14.7.1 电流升压级

经典 B 类推挽结构（图14-16）：运放输出绕过自身输出级，直接驱动 NPN/PNP 功率管基极；两只二极管补偿晶体管的 $V_{BE}$ 压降，基极由两只电阻从电源偏置；升压级输出接回 DAC 的反馈电阻闭合环路。输出阻抗只受输出管特性和小射极电阻限制。

常见坑：现代功率管高频响应太好，电路可能自激

必要时用 RC 缓冲网络 + 负载串联小电感阻尼；不振荡则可省略。另外晶体管 β 离散性很大，别指望每个样本都一样。

14.7.2 电压升压级：错误姿势 vs 正确姿势

需要更大电流或 ±15 V 以上摆幅时，升压级要工作在比缓冲更高的电压轨上。图14-17 是一个常见的错误接法：

白话：设 ±100 V 轨。若单位增益（外接 $R_F=0$），$V_{OUT}$ 只能摆 ±15 V——那高电压轨就白装了；若真加增益（外接 $R_F>0$）：

$$\text{Gain}=\frac{R_{F\text{-}EXT}+R_{F\text{-}INT}}{R_S}\text{\hspace{1em}(14-7)}$$

问题来了：外接 $R_F$ 的瓦数你说了算，内部 $R_F$ 和 $R_S$ 的瓦数你说了不算。即便瓦数不超标，IC 上的电阻几何尺寸极小，自热会让阻值按温度系数漂移，而外接电阻的温漂必然不同——增益漂了，DAC 输出出现非线性误差。分辨率越高、几何越小，效应越明显。

正确做法（图14-18）：把大电流通路从内部反馈电阻上挪开，用外接 $R_3$、$R_2$ 分压回送反馈——

• $R_3$、$R_2$ 的分压比保证回送到 DAC 内部 $R_F$ 的反馈电压永不超过 DAC 额定值；
• $R_2$ 要精心选功率额定值——它一烧断，反馈环就把危险电压直接怼到 DAC 上；$R_3$ 承担大部分压降，功耗可观；
• 若电压摆幅和功率额定实在平衡不了，只能断开反馈环、接受精度损失——交流应用或许可以忍。

14.7.3 功率升压级

升流 + 升压可以组合。音频例子：±15 V 供电时 8 Ω 负载的绝对最大功率 112.5 W；想更大功率就得抬高电压轨，并把上一节的所有注意事项照办一遍。

14.7.4 单电源与直流偏移

功率电路不是玩单电源设计的地方：音频里单电源意味着大耦合电容（失真 + 挤压低频）；直流应用里直流偏移会持续灌进负载，多余电压在负载内阻上白白发热。确实需要偏移时，别用 $V_{CC}$——用现成的 $V_{REF}$（它更稳更准，且驱动 DAC 电阻网络），把缓冲输出上移 $V_{REF}$（图14-19）。四个电平移位电阻必须高精度匹配，否则贡献增益/失调误差；外接电阻与 IC 电阻的热漂移不同，所以此法只限环境温度变化小的场合，且别过度加载基准——那会直接影响 DAC 精度。

通关标准：

1. 能说清三种电阻型 DAC 的优劣（阶梯型数量爆炸、加权型阻值范围宽、R/2R 只用两种值），以及片内反馈电阻为什么不能省；
2. 会用 $1\text{LSB}=V_{FS}/(2^N-1)$ 和”每加 1 位 ≈ +6 dB”做直流/交流位数预算；
3. 记住 DNL > 1 LSB = 非单调，INL/DNL 在交流下变杂散；
4. 会写 $C_F$ 补偿公式，并解释升压级为什么必须放进反馈环、内部反馈电阻为什么怕自热。

自测：定位台需要 24 英寸行程、0.0003 英寸步距，为什么选 18 位而不是 17 位？

24 ÷ 0.0003 = 80 000 步。逐档核对：16 位只有 65 536 级（< 80 000），不够；17 位约 131 072 级、刚好覆盖但不是常见规格；18 位有 262 144 级，实际步距 0.0000916 英寸，满足要求且留有余量。

自测：为什么满量程电压不够时要改 $V_{REF}$，而不是改缓冲运放的增益？

片内反馈电阻与 DAC 电阻网络同硅同温度漂移，用它构成的缓冲增益是固定的、精度有保证；若用外接电阻改增益，外接电阻的容差和温漂会直接变成增益误差。确需超过 DAC 额定的输出，应在缓冲之后用 14.7.2 的分压反馈方法加增益级，把大电流挡在内部反馈电阻之外。

自测：Σ-Δ CD 播放器超采样主要解决了什么问题？代价是什么？

传统 44.1 kHz 采样下，抗混叠滤波器要在 2 kHz 带宽内完成滚降，需 9 阶以上，相位和幅度在 20 kHz 以下就开始劣化，导致”发硬发闷”。8 倍超采样把滚降窗口放宽到 332 kHz（352.8 kHz 处才需最大滚降），滤波器大幅简化、成本大降、音质变好。代价：采样时钟的辐射 RFI 增大，内部数字开关向电源轨注入大量噪声。

自测：图14-17 的电压升压接法错在哪里？为什么会引入非线性？

它把外接电阻与 IC 内部电阻串联进增益公式（式 14-7），增益取决于内部 $R_F$、$R_S$ 与外接 $R_F$ 的组合。IC 电阻几何极小、瓦数受限，自热后阻值按自身温度系数漂移，与外接电阻温漂不一致，增益随之漂移——DAC 输出出现随码字/电压变化的非线性误差。

自测：DAC 输出电容 $C_O$ 为什么要用 $C_F$ 补偿？补偿的代价是什么？

CMOS DAC 的 $C_O$ 挂在运放反相输入端，是典型的不稳定源（尤其缓冲工作在小于单位增益时），按式 14-5 加 $C_F$ 频率补偿。代价由式 14-6 可见：$C_F$ 与 $C_O$ 都拉长建立时间、限制转换速率，要提速只能换输出电容更小的 DAC。