第13章 无线通信：IF 采样的信号调理

这一篇在干嘛？

无线通信系统里，高速运放忙于中频（IF）放大、滤波、ADC 驱动和 DAC 缓冲。这一章以 GSM 基站接收机/发射机为主线，讲清 IF 采样系统的信号链怎么搭、位数怎么算、抗混叠和重建滤波怎么设计、高速运放怎么挑。

13.1 双中频接收机：信号链全景

高速运放在无线系统中典型工作在中频 ≤ 500 MHz（多数低于 25 MHz），用途包括接收机滤波、IF 放大、混频、带通放大等。

接收机的性能用灵敏度衡量：ADC 输出端有用基带信号功率与全部无用信号（随机噪声、混叠、失真、本振相位噪声）总功率之比。灵敏度低的接收机可能让强信号把 ADC 输入顶到饱和。

信号链怎么走（图13-1）：

1. LNA（低噪声放大器）：900 MHz RF 信号由天线进来先放大，压过噪声底；
2. 带通滤波器（SAW）：提供镜像抑制和选择性，通带边缘陡峭、纹波和相位失真小——高选择性挡住邻道能量，防止互调产物吃掉动态范围；
3. 一级混频 + IF 滤波：本振（LO）电平远高于 RF，混频产生和频、差频及寄生响应；IF 滤波器选出差频、滤掉其他，镜像抑制还限制了 IF 的选择（10~20 MHz）；
4. 一级 IF 放大器：补偿前级滤波损耗，把信号抬到适合二级混频的电平；
5. 二级混频 + IF 放大 + AGC + 低通：产生 ADC 所需的 1 V 满量程输入。**AGC（自动增益控制）**保证信号快速增大时 ADC 不饱和、快速减小时信号质量不跌破底线。

IF 级之所以常用电流反馈运放（CFA）：压摆率大、带宽宽、动态范围大、噪声系数低。ADC 则要求 ≥ 40 MSPS 采样率、12~14 位，通常为流水线结构。

单元	噪声系数 (dB)	增益 (dB)	ANF†
双工器	1	−1	1
LNA	1.6	+18	0.51616
镜像抑制滤波器 #1		−2	0.00517
一级混频器	9.87	−7	0.21853
噪声滤波器		−2	0.07363
一级放大器	7.92	+49	1.7957
镜像抑制滤波器 #2		−2	4.31E-06
二级混频器	10.8	−7	5.68E-05
二级镜像滤波器		−2	0.0009
AGC	11	+50	2.16E-09
抗混叠滤波器		−2	3.83E-10
ADC	7.63	−2	3.83E-10
合计			3.61 (5.7 dB)

† ANF = 折算噪声系数（线性值）。

发射端（W-CDMA）方向：声码 CODEC + DSP 完成数字化、压缩、纠错、加密、调制（W-CDMA 用 QPSK，GSM 用 GMSK），经内插滤波器送通信 DAC（I/Q 两路各一个 DAC），DAC 后接重建滤波器（高阶 Bessel 或椭圆低通）。假设 3.84 MSPS 的 W-CDMA 信号做 8 倍内插，采样时钟就是 3.84 × 8 = 30.72 MHz。调制器把基带 I/Q 搬到载频（典型 864 MHz），功率放大器（PA）效率约 50%（GSM）/ 30%（CDMA）。

13.2 选 ADC/DAC：看动态指标，别看直流指标

通信应用中，描述静态性能的直流非线性指标不如动态性能重要。关键四件套：

• ENOB（有效位数）、SFDR（无杂散动态范围）、THD（总谐波失真）、SNR（信噪比）；
• SFDR 描述转换器带内谐波特性，代表其动态范围，与压摆率和输入频率有关。

三种采样策略：

• Nyquist 采样（$f_S=2\times$ 信息带宽）：对抗混叠滤波器要求苛刻，通常要 10 阶以上的陡峭滤波器；
• 过采样（高于 Nyquist 采样）：大幅放缓滤波器滚降、简化设计，但需要更快的 ADC——快 ADC 又贵又费电（≥ 1000 mW），基站里大量用 ADC 时单颗功耗得压到 ≤ 400 mW；
• 欠采样/带通采样（信号频率超过 $f_S/2$，但信息带宽 ≤ $f_S/2$）：用低速高分辨率 ADC 省钱省电，但要求 ADC 在 $f_S/2$ 以上的动态性能——ENOB、SNR、SFDR 都会随输入频率升高而变差。

量化噪声：模拟输入无法被有限电平精确表示，由此引入量化误差：

$$e_{qns}^2=\frac{1}{12}{q}_s^2,P_{qn}=\frac{q_s^2}{12R}\text{\hspace{1em}(白话式)}$$

白话：$q_s$ 是量化台阶，R 是 ADC 输入电阻（典型 6001000 Ω）。通信 ADC（如 THS1052、THS1265）满量程 12 Vp-p，系统按 50 Ω 阻抗设计，12 位 65 MSPS 的 THS1265 量化噪声功率为 −73.04 dBm。

13.3 例题：GSM-900 接收机的位数与增益预算（保留原书数据）

问题：GSM-900 最小规定信号 −104 dBm（此时原始误码率须 ≤ 1%），信道带宽 200 kHz，温度 25 °C、噪声系数 4~6 dB 时接收机噪声功率 −115 dBm。把接收噪声抬到量化噪声电平需要增益 −73.04 − (−115) ≈ 42 dB。

热噪声 SNR：${\text{SNR}}_{thermal}=-104-(-115)=9\text{dB}$——测试和标准曲线表明，要达到 1% 原始 BER，基带 SNR 需要 9 dB，刚好达标。

过程增益：ADC 以 52 MHz 采样、信道 200 kHz：

$$G_p=\frac{f_s}{BW}=\frac{52\times 10^6}{200\times 10^3}=2.6\times 10^2=24.15\text{dB}\text{\hspace{1em}(13-1)}$$

白话：过采样把噪声摊到 52 MHz 宽的频谱上，数字滤波后有效带宽只有 200 kHz，等效信噪比改善 24.15 dB。

转换器噪声要求：ADC 的 SNR 应比热噪声 SNR 高 20~40 dB，本例取高 37 dB：基带转换器噪声指标 = 9 + 37 = 46 dB。总噪声是两项相加：

$$\frac{N_{sum}}{S_{GSM}}=\frac{N_t}{S_{GSM}}+\frac{N_{conv}}{S_{GSM}}=\frac{1}{10^{0.9}}+\frac{1}{10^{4.6}}\text{\hspace{1em}(13-2)}$$

白话：热噪声占绝对主导，转换器噪声只把基带 SNR 从 9.000 dB 拉低到 8.999 dB（差 0.0001 dB）——设计目标是”转换器要隐身”。

反推 ADC 的 SNR 与位数：$f_S=52$ MSPS 时所需 ${\text{SNR}}_{adc}=46-24.15=22\text{dB}$，对应有效位数：

$$\text{ENOB}=\frac{\text{SNR}-1.76}{6.02}\text{\hspace{1em}(13-3)}$$

白话：GSM 信号本身只需 4 位。但还得给干扰留位置：设滤波器 #3 把 −13 dBm 的干扰压到 −53 dBm，仍比 GSM 信号高 40 dB，即 $40/6=6.3$ 位，取 6 位，另加 2 位余量对付相长干涉，共 8 位。合计 4 + 8 = 12 位。

满量程功率与电平分配：GSM 信号在 1 V FSR 下低 8 位，即 8 × 6 = 48 dB。50 Ω 端接的 ADC 满量程输入功率：

$$\frac{V^2}{R}=\frac{1^2}{50}=2\times 10^{-2}=13\text{dBm（满量程 FSR）}\text{\hspace{1em}(13-4)}$$

白话：有干扰时 GSM 信号最低可到 13 − 48 = −35 dBm；无干扰时信号定在满量程下方约 20 dB（−8 dBm），给 AGC 短时增益整定留余量。整个信号链需 95 dB 增益把 −104 dBm 抬到 −9 dBm（约 0.112 Vp-p @ 50 Ω）；LNA 给 18 dB（扣除滤波和线损约剩 16 dB），混频器则”贡献” −7 dB。基带增益比射频增益便宜又省电，增益分配通常偏向基带。

DAC 侧：现代通信 DAC 本质上是针对频域优化的匹配电流源阵列，要求大动态范围，关键指标是 SFDR、SNR、THD、IMD（双音互调）、ACPR（邻道功率抑制）和建立时间；INL/DNL 也很重要，因为它们会以杂散形式出现在输出谱里、拉低 SNR。12/14 位 DAC（5 MHz 单音 @ 50 MSPS）的典型 SFDR 为 75~80 dB；通常差分输出、电流模式架构以获得更高更新速率。

13.4 怎么挑高速运放

影响 CFA/VFA 选择的因素：ADC/DAC 分辨率与动态指标、工作频率、信号类型、供电电压、成本。黄金法则：

运放在工作频率处的 SFDR（或 THD）要比转换器的 SFDR 好 5~10 dB。理想 12 位 ADC 的 SFDR 是 72 dB，则它前面的运放要 77~82 dB。

用作 ADC 缓冲时还必须优化建立时间：运放输出要在采样周期内稳定到终值的 1 LSB 以内。12 位 ADC 要求稳定到 $\frac{1}{2\times 2^{12}}=1.22\times 10^{-4}$，即终值的 0.0122%；1 V 满量程时 1 LSB = 244 μV。

高速运放的典型要求：

参数	数值
噪声电压	2.7 nV/√Hz ~ 8 nV/√Hz
噪声电流	1 pA/√Hz ~ 30 pA/√Hz
THD	70 dBc ~ 95 dBc
压摆率	260 V/μs ~ 3500 V/μs
小信号带宽	200 MHz ~ 600 MHz
大信号带宽	≥ 100 MHz
共模输入电压	3 V
供电电压	±5 V
建立时间	8 ns ~ 20 ns
输出电流	40 mA ~ 100 mA
输出阻抗	≤ 20 Ω
PSRR	−60 dB
CMRR	−70 dB
输入失调电压	10 mV（典型）

白话：除轨到轨运放外，多数运放输出摆幅距正电源轨还有 1~1.5 V；低供电电压下 SNR、压摆率、带宽都会缩水。选 CFA 必须查增益-带宽曲线——电流反馈的带宽不随环路增益按常规关系变化，反馈电阻直接设定带宽（见 13.7 节）。

13.5 抗混叠滤波器

接收通道里的杂散在 ADC 输入端表现为高频噪声，凡是 $>f_S/2$ 的分量都会混叠进 ADC 输出，必须挡住。

设计要点：

• 截止频率取最高基带信号频率：$f_C=f_{max}$，采样频率 $f_S=2f_{max}$（Nyquist）；
• 只有”砖墙”滤波器才能完美满足采样定理，真实滤波器滚降渐进，所以实际 $f_S$ 要略高于 $2f_{max}$；
• 滤波器须把带外混叠信号压到 1 LSB 以下，且不引入带内失真、不失真地超越 ADC 非线性；
• 由三个量决定需求：最高信号频率、采样率、ADC 分辨率。

数值例子：12 位精度、$f_S=52$ MHz、IF 信号 17 MHz，滤波器 −3 dB 截止取 18 MHz。需要衰减的混叠频率 $f_{alias}=52-17=35$ MHz，滚降区间只有 18→35 MHz（约 1 个倍频程），而要求衰减 72 dB（12 位）——需要极高阶滤波器。受运放带宽、相位裕度、布局寄生、供电、元件容差限制，实际抗混叠滤波器一般做到 5~6 阶；滚降越陡，通带纹波和相位失真越大。

滤波器类型怎么选：

• 通信应用重线性相位与增益精度（低通带纹波）→ 常用 Chebyshev 或椭圆（Cauer）；
• 要良好瞬态响应或复信号的相位相干 → Bessel（线性相位型）。

本例可用 THS4011/THS4021 电压反馈运放实现。元件质量（电容、电阻）对滤波器性能至关重要。

13.6 重建滤波器与内插

DAC 侧的逻辑是对称的：内插滤波器（数字滤波器，时钟为输入数据率的整数倍）先把镜像推远，重建滤波器（模拟）再扫尾——采样率越高，镜像频谱离得越远，重建滤波器的滚降就可以越缓、阶数越低。代价是要更快的 DAC。

数值例子：系统时钟 30.772 MHz（3.84 MSPS × 8），混叠频率 $f_{alias}=28.7-2=26.7$ MHz，要求衰减 84 dB（14 位 DAC），三阶椭圆或 Bessel 低通即可。注意这种安排补偿不了 DAC 内采样/保持固有的 sinc (sin x)/x 幅度跌落。

最简单的一阶重建滤波器（图13-7）：高速差分放大器接成单位增益，DAC 输出 50 Ω 端接，滤波电容：

$$C_{fb}=\frac{3.1827\times 10^{-4}}{\frac{f_{clk}}{2}}\text{\hspace{1em}(13-5)}$$

白话：用电平移项公式直接从时钟频率算出反馈电容，把 DAC 输出的阶梯波抹平。

13.7 ADC/DAC 的外部基准电路

精密电压基准（如 Thaler VRE3050）常经运放电压跟随器接到 ADC/DAC 基准引脚（图13-8）。$C_1{R}_1$ 低通滤掉基准与运放缓冲的噪声，−3 dB 角频率为 $1/2\pi C_1{R}_1$：

$$\frac{V_0}{V_{in}}=\frac{(1+s{C}_2{R}_2)}{\left(s^2+\frac{s{C}_2{R}_2}{C_1{C}_2{R}_1{R}_2}+\frac{1}{C_1{C}_2{R}_1{R}_2}\right)C_1{C}_2{R}_1{R}_2}\text{\hspace{1em}(13-6)}$$

分子上的零点改善相对稳定性。取近似 $C_2{R}_2=2C_1{R}_1$ 解出复极点：

$$P_1=-\frac{1}{2C_1{R}_1}+j\frac{1}{2C_1{R}_1}\text{\hspace{1em}(13-7)}$$ $$P_2=-\frac{1}{2C_1{R}_1}-j\frac{1}{2C_1{R}_1}\text{\hspace{1em}(13-8)}$$

白话：这是一个带零点补偿的二阶低通，零点把相位裕度”扶正”。元件取值要点：$R_2$ 要小（偏流流过它产生直流误差和噪声）；$R_1$ 取 10~50 Ω，它在反馈环内，$C_1$ 的漏电流压降会被环路增益除掉；$C_2$ 两端电压近似 0 V，漏电流可忽略。

设计示例（3 kHz 带宽）：选 $C_1=1.2\mu F$、$R_1=42.2\Omega$；$C_2$ 取 $C_1$ 的 4%~5%，即 $C_2=0.047\mu F$；按 $C_2{R}_2=2C_1{R}_1$ 得 $R_2=2.15\text{k}\Omega$。计算出的 −3 dB 带宽 3.1 kHz，与实测频响吻合。这个拓扑还特别适合驱动大容性负载。

需要宽调节范围的全量程基准时，可用电位器方案（图13-10）：$R_{281}$、$R_{282}$ 既参与低通滤波，又把 ADC 基准输入的负载电容与缓冲运放隔离开；电位器 $R_{247}$ 设定差分放大器的共模电压 $V_{ocm}$。

13.8 高速模拟输入驱动电路

通信 ADC 大多是差分输入，必须用差分信号驱动。两种方案：RF 变压器，或高速差分放大器（大带宽、快建立、低输出阻抗、强驱动，压摆率约 1500 V/μs）。差分放大器通常增益 1 或 2，把单端信号转为差分；共模干扰（哼声、噪声、直流、谐波）被衰减或抵消，增益只留给 1~2 V 的有用差分信号。

例一（THS4141 双极互补 BiCom）：速度快、宽频线性、供电范围宽，略比 BiCMOS 费电。闭环 −3 dB 带宽 120 MHz；输入经交流耦合，$V_{ocm}$ 提供输入共模电压；$R_{47}$–$C_{57}$、$R_{26}$–$C_{34}$ 设定滚降。输入信号高于 5 MHz 时要用三阶以上低通来压运放的二次谐波失真。

例二（THS3201 电流反馈，图13-13）：工作到 975 MHz，接成增益 2 的同相放大，增益 $=1+R_4/R_3$，$R_3=R_4=619\Omega$ 时 −3 dB 带宽 520 MHz。关键经验：CFA 中反馈电阻 $R_4$ 同时决定带宽和频响峰化——增大 $R_4$ 带宽变窄，减小 $R_4$ 带宽变宽但峰化加剧；$R_3$ 只管增益，不影响带宽。相位曲线（图13-15）相当线性（平坦群时延），信号复制保真度高。

常见坑：CFA 的带宽会跟着电源电压变

与电压反馈运放不同，电流反馈运放的带宽受供电影响：THS3201 从 ±5 V 降到 ±2.5 V，带宽从 925 MHz 掉到 350 MHz。低电源设计时别照抄数据手册的高压指标。

通关标准：

1. 能画出双中频接收机链路并说明 LNA、SAW、AGC 各自的职责；
2. 会用 $G_p=f_s/BW$ 算过程增益，用 $\text{ENOB}=(\text{SNR}-1.76)/6.02$ 反推位数，并给干扰留 bit；
3. 能算抗混叠滤波器需要的滚降（截止频率、混叠频率、衰减 dB）；
4. 记住两条选型铁律：运放 SFDR 比转换器好 5~10 dB；CFA 的反馈电阻定带宽。

自测：为什么欠采样（带通采样）能省钱，代价是什么？

信号频率高于 $f_S/2$ 但信息带宽 ≤ $f_S/2$ 时，可以用采样率较低、分辨率较高的 ADC，成本和功耗都低。代价是 ADC 必须在 $f_S/2$ 以上的频率仍有良好动态性能——ENOB、SNR、SFDR、谐波性能随输入频率升高都会退化，选型时要核对这些高频指标。

自测：本例中为什么 ADC 要 12 位，而 GSM 信号本身只要 4 位？

4 位用来表示热噪声之上的 GSM 信号本身；干扰经 50 dB 滤波后仍比信号高 40 dB（约 6.3 位，取 6 位），再加 2 位余量对付相长干涉共 8 位。4 + 8 = 12 位——位数预算里，“敌人和余量”往往比信号本身更占地方。

自测：为什么内插滤波器能简化 DAC 后面的重建滤波器？

内插让系统时钟提高到数据率的整数倍（如 8 倍），DAC 输出频谱的镜像被推到采样频率的整数倍附近、彼此拉远，重建滤波器在通带到阻带之间就有了更宽的滚降区间，低阶（如三阶）滤波器即可达标。代价是需要更快的 DAC。

自测：12 位 ADC 驱动运放的建立精度要求是多少？为什么？

要在采样周期内稳定到终值的 1 LSB 以内，即 $\frac{1}{2\times 2^{12}}=0.0122\%$（1 V 满量程时 244 μV）。否则上一次采样的残留会让本次转换误差超过 1 LSB，等效丢位。

自测：电流反馈运放里， $R_3$ 和 $R_4$ 谁影响带宽？换大 $R_4$ 会怎样？

只有 $R_4$（反馈电阻）影响带宽和频响峰化，$R_3$ 只影响增益。增大 $R_4$ 带宽变窄；减小 $R_4$ 带宽变宽但交流峰化加剧——所以 CFA 的 $R_4$ 必须按数据手册推荐范围取值，不能像 VFA 那样随意。