这套资料在干嘛？
你在比赛里写好的 Verilog 模块，能不能像安路官方 IP 一样，在 IP Catalog 里点两下就例化？能——用 Module Packager（mpack）把 RTL 打包成 IP 即可。这套资料基于官方手册 SWUG507（TD5.9，2024 年 10 月），带你走完「新建工程 → 导入 RTL → 检查参数端口 → 绑定总线 → 保存 → 添加到 IP 仓库 → 例化」的完整流程。
📚 目录
| 篇目 | 主题 | 你会学到 |
|---|---|---|
| mp-01 | 从 RTL 到 IP：打包、入库与例化全流程 | mpack 工具用法、总线绑定、IP 仓库路径设置 |
通关标准：
- 能独立用 mpack 把一个带 parameter 的 Verilog 模块打包成 IP；
- 能为带 AXI 等总线的模块手动完成 bus 绑定；
- 能在 TD 中设置 IP 仓库路径，并在 IP Catalog 里例化自己打包的 IP。