这套资料在干嘛？
综合布局布线再漂亮，如果时序不收敛，设计照样跑不起来。这套笔记基于安路官方手册 SWUG200《TangDynasty 时序约束用户手册》，带你搞懂 FPGA 时序约束的”三大件”：时钟怎么定义、IO 延迟怎么算、例外路径怎么豁免，并配套 TD 软件支持的完整 SDC 命令讲解和静态时序分析（STA）原理推导。所有命令和公式都保留原手册内容，并结合 EG4S20 竞赛场景做了初学者向解读。
📚 目录
| 篇目 | 主题 | 你会学到 |
|---|---|---|
| 第 1 篇：时序约束概念与 SDC 命令详解 | 基本概念 + 全套约束命令 | 主时钟/虚拟时钟/生成时钟是什么、create_clock 到 set_false_path 每条 SDC 命令怎么写 |
| 第 2 篇：STA 原理与典型约束场景 | 分析原理 + 实战场景 | Slack 公式怎么来的、系统同步/源同步 IO 延迟怎么算、异步 FIFO 和多周期路径怎么约束 |
通关标准：
- 能不看资料写出一份完整 SDC：定义主时钟和 PLL 生成时钟、给关键 IO 加 input/output delay、对异步跨时钟域加例外约束。
- 能说清 Setup/Hold Slack 的计算公式，并看懂 TD 时序报告里的 arrival time 和 required time。
- 遇到”时序违例但功能正常”或”异步 FIFO 报 violation”时，知道该用 multicycle、false path 还是 set_max_delay -datapath_only 处理。