这套资料在干嘛？
原语（Primitive）是 FPGA 芯片里真实存在的硬件单元——LUT、BRAM、PLL、DSP、IO 缓冲——在 HDL 里的”官方名字”。平时综合器会自动帮你选用，但要做时钟切换、DDR 接口、低延时 FIFO 这类”贴着硬件”的设计，就必须手动例化原语。这套笔记把 55 个 PH1P 原语按 功能族 梳理成 2 篇：第 1 篇讲逻辑与存储，第 2 篇讲 IO、时钟与 DSP，不逐个罗列，挑常用、常出问题的讲透。
📚 目录
| 篇目 | 主题 | 你会学到 |
|---|---|---|
| 第 1 篇：逻辑与存储原语 | BUF/BUFG、SEQ_DIV、SHIFTER、SLICE、DRAM、ERAM、MULT、FIFO | 什么时候要手动插缓冲、怎么用分布式 RAM 和块 RAM、怎么选两种 FIFO |
| 第 2 篇：IO、时钟与 DSP 原语 | 单端/差分 IO 缓冲、IDDR/OSERDES、GCLK/LCLK/SCLK 时钟族、PLL、DSP、DNA/ECC/ADC | 差分信号怎么接、DDR 数据怎么采样、时钟网络分层结构、DSP 级联思路 |
通关标准：
① 能说出”什么时候综合器会失手、需要手动例化原语”的三种典型场景（高扇出时钟、DDR 接口、跨时钟域 FIFO）； ② 能从 UG1310 里查到一个原语的端口、参数并正确例化（围栏代码 + 参数表）； ③ 能对着 PH1P 的器件支持表，判断自己手上的型号（PH1P100/35/50）支持哪些原语。