这套资料在干嘛？
这是安路官方手册 UG910（PH1A 系列 FPGA HDL 设计原语库指南）的精读笔记。原语（Primitive）是 FPGA 厂商预先做好、可以直接例化的”硬件积木”——时钟缓冲、DDR 转换器、块存储、硬核乘法器都在里面。我们不逐个罗列 42 个原语，而是按功能族挑最常用的讲：会认名字、懂参数、能照抄例化模板，比赛里就够用了。
📚 目录
| 篇目 | 主题 | 你会学到 |
|---|---|---|
| 原语库 PH1A（1） | 时钟与运算原语 | BUFG/MLCLK/SCLK/IOCLK 时钟网络、GCLK 无毛刺切换、OSCDIV/LCLK 分频、PLL 用法，以及除法器、移位器、SLICE、乘法器速查 |
| 原语库 PH1A（2） | IO、存储与器件管理原语 | IDDR/ODDR 双沿采样、IDDRx2 与 HP SERDES 串并转换、IDELAY 延迟、DRAM/ERAM/RAMFIFO 存储、ECC/DNA/MBOOT/PVT 器件管理 |
通关标准：
- 能说出 BUFG 和普通走线的区别，知道时钟、复位、高扇出信号该上 BUFG。
- 拿到一份 DDR 接口需求，能在 IDDR/ODDR/IDDRx2/HP SERDES 里选出正确的原语。
- 能照抄例化模板例化一个 ERAM 或 RAMFIFO，并知道每个关键参数的含义。