这套资料在干嘛？
UG1211 是安路 DR1（SALDRAGON®1 / 橙蜂）系列 FPSoC 的 HDL 设计原语库手册，全册 35 个原语、上百页表格。这套笔记不逐个罗列，而是按功能族把它们拆成两大篇：逻辑/IO/存储一篇，时钟/DSP/ADC 一篇——读完你会知道每一族里有哪些”积木”、什么时候必须手动例化原语、以及怎么从手册里查到端口和参数。
📚 目录
| 篇目 | 主题 | 你会学到 |
|---|---|---|
| 原语库：DR1（一）：逻辑、IO 与存储原语 | BUF/BUFG、SHIFTER、SLICE、IDDR/ODDR 系列、DRAM/ERAM/FIFO、ECC/DNA | 什么时候要手动插 BUFG；DDR 数据怎么进 FPGA；ERAM 与分布式 RAM 怎么选 |
| 原语库：DR1（二）：时钟与 DSP 原语 | LCLK/GCLK/MLCLK/SCLK/IOCLK、OSCDIV、PLL、DSP 全家桶、内嵌 ADC | DR1 的时钟树分层；PLL 关键参数；DSP 级联做乘累加；片上 ADC 怎么用 |
通关标准：
- 能说出 DR1 原语的四大功能族（逻辑/IO/存储/时钟 DSP），并在手册里 1 分钟内查到任意原语的端口表。
- 能独立例化 BUFG、IDDR/ODDR、ERAM，并在综合报告里认出它们有没有被推断出来。
- 知道哪些原语支持 IP Generator、哪些只能原语例化，避免在图形界面里白找。