这套资料在干嘛？
这是安路官方《TangDynasty 综合与 FPGA 应用编码指南》（SWUG106，TD6.0）的精讲笔记。它回答三个问题：TD 综合器认哪些 Verilog 写法（写了不报错≠综合得出来）、怎么用编译选项和综合指令控制综合结果（BRAM/DSP/状态机编码/扇出都可以指定）、以及常见电路（RAM、DSP、状态机、跨时钟域）的推荐代码风格与面积/时序/功耗优化手法。对 EG4S20（PH1 系列）参赛者来说，这是把”能跑”变成”跑得好”的关键资料。
📚 目录
| 篇目 | 主题 | 你会学到 |
|---|---|---|
| 第 1 篇：可综合写法与综合器行为 | HDL 支持 + 综合选项 + 综合指令 | TD 认哪些语法、三个综合阶段的开关怎么调、keep/ram_style/dsp_style/fsm_encoding 等 attribute 怎么写 |
| 第 2 篇：编码技巧与优化实践 | 编码技巧 + 优化指南 | latch/逻辑环规避、DFF 复位与初值、RAM/SP/SDP/TDP 写法、状态机三段式、跨时钟域同步、面积/时序/功耗优化 |
通关标准：
- 能说出 TD 不支持哪些 Verilog 结构（force/deassign/delay/forever…），并写出合法的三种综合指令格式。
- 会用 ram_style、dsp_style、max_fanout、fsm_encoding 四个最常用 attribute 控制综合结果。
- 能按三段式风格重写自己的状态机，并解释为什么组合逻辑分支必须赋全值、为什么推荐同步复位。