本章导读
存储器的本质，是在许多“格子”（存储单元）中保存 0 或 1，并通过地址找到指定格子。读操作是“复制”，写操作是“覆盖”。本章把半导体存储器一路讲到硬盘、光盘、云存储，并用容量、速度、成本三个指标把它们串起来。
学习导航
- 11.1 存储器的基本概念
- 11.2 RAM：能读能写的易失性存储器
- 11.3 ROM：掉电不丢数据
- 11.4 PROM、EPROM 与 EEPROM
- 11.5 Flash 闪存
- 11.6 存储器扩展与内存条
- 11.7 FIFO、LIFO 与 CCD
- 11.8 磁存储与光存储
- 11.9 存储层次与云存储
- 11.10 存储器测试与排错
- 自测题
一、存储器的基本概念
1.1 从 bit 到 word
- bit（位）：能保存 0 或 1 的最小单位。
- nibble（半字节）：4 bit，刚好对应一个十六进制数字。
- byte（字节）：8 bit，是多数计算机 RAM 可独立寻址的最小单位。
- word（字）：一次作为整体处理的一组位；教材在汇编语境中通常指 16 bit，但具体系统也可能使用 32 bit、64 bit word。
存储器常写成“地址数 × 每地址位数”。例如 16k × 8 表示有约 16,384 个地址，每个地址存 8 bit，即总容量约 16 kB。严格地说，实际地址数是 ，工程上使用 k 的近似写法。
1.2 存储阵列、地址和容量
每个 cell（单元）保存一个 bit；把单元排成行和列，就得到 memory array（存储阵列）。同样 64 个单元，可以组织成 8×8（64 bit）、16×4（16 个 nibble）或 64×1（64 个单 bit）。组织方式决定一次读写多少位，以及地址如何解释。
容量计算的核心公式是：
例如 256 个地址、每地址 8 bit： bit = 256 byte。地址线数量满足 ；512 个地址需要 条地址线。
1.3 地址总线、数据总线与控制总线
- 地址总线：CPU 放置要访问的地址，通常是单向的。
- 数据总线：在 CPU 与存储器之间搬运数据，读和写都要用，因此通常是双向的。
- 控制总线：传递片选（CS）、读/写使能（OE、WE）等控制信号。
寻址过程由译码器把二进制地址变成“选中某一行、某一列”的选择信号。15 位地址可选 个位置；32 位地址可选 个位置。
1.4 写、读和非破坏性读
写操作的顺序可以记成“地址 → 数据 → 写命令”：地址寄存器把地址送上地址总线，译码器选中位置，数据寄存器把数据送上数据总线，WE 有效后，新数据覆盖旧数据。
读操作的顺序是“地址 → 读命令 → 数据返回”：地址先选中单元，OE/读命令有效后，单元内容复制到数据总线和数据寄存器。普通 RAM 的读是非破坏性的，读完原数据仍保留；这正是读与写的关键区别。
易错点
“随机访问”不是“随机数据”，而是任意地址都能直接访问，且访问时间大致相同。RAM 也不是“只能读”：RAM 的 R 是 Random，不是 Read-only；它通常既可读又可写。
1.5 RAM 与 ROM 总览
RAM 支持读写，但断电后内容丢失，所以是易失性存储器。ROM 主要用于保存固定或半固定程序，断电仍保留，所以是非易失性存储器。现代 Flash 兼有非易失、高密度和可在系统内读写等优点。
二、RAM：能读能写的易失性存储器
2.1 SRAM 与 DRAM
RAM 分为两大家族：
| 类型 | 存储单元 | 是否刷新 | 速度 | 密度/成本 | 常见用途 |
|---|---|---|---|---|---|
| SRAM | 锁存器/触发器 | 不需要（只要供电） | 快 | 密度较低、成本高 | CPU 缓存 |
| DRAM | MOS 管 + 电容 | 必须周期刷新 | 较慢 | 密度高、每 bit 便宜 | 主存 |
2.2 SRAM 单元与阵列
SRAM 单元本质是一个锁存器。Select 选中单元后，Data in 送入 0/1；读操作从 Data out 取出数据。阵列按行列组织，同一行共享行选通信号，同一列连接到数据 I/O。对于 n×4 阵列，一次选中一行便可并行读写 4 bit。
异步 SRAM 不依赖系统时钟：地址稳定、CS 有效、WE/OE 控制读写即可。同步 SRAM 把地址、控制和输入数据在时钟边沿锁存，使 CPU 与存储器节拍一致；带 burst（突发）功能时，一个基地址可以连续访问 4 个地址，低两位依次形成 00、01、10、11。
2.3 三态输出与总线
SRAM 的 I/O 线既要输入又要输出，因此使用三态缓冲：高电平 1、低电平 0 和高阻态 High-Z。未被选中的存储器进入 High-Z，不占用总线，多个器件才能安全并联。
以 32k×8 SRAM 为例：共有 个地址，每个地址 8 bit，总容量 32 kB。15 条地址线可分给行译码器和列译码器。读时 CS=0、WE=1、OE=0；写时 CS=0、WE=0、OE=1（具体有效电平以芯片手册为准）。
2.4 SRAM 时序参数
- 地址访问时间 ：地址有效到数据有效的时间。
- 片选访问时间 ：CS 有效到数据有效的时间。
- 输出使能访问时间 ：OE 有效到数据有效的时间。
- 地址建立时间 ：写脉冲前地址必须稳定的时间。
- 数据保持时间 ：写脉冲结束后数据仍需保持的时间。
若地址、CS、OE 或 WE 的建立/保持时间不满足，可能读到旧数据或写入错误数据。数字系统中，“逻辑电平正确”还不够，时序同样必须正确。
2.5 Cache：用小而快换整体性能
Cache（高速缓存）保存主存中最近或最可能再次使用的指令和数据。L1 通常在处理器内，容量小、速度最快；L2 容量更大，可能在处理器内或外部；有些系统还提供 L3。缓存控制器利用两种局部性：
- 时间局部性：刚访问过的数据很可能很快再次访问。
- 空间局部性：访问某地址后，附近地址也更可能被访问。
命中（hit）表示在当前层找到数据；未命中（miss）要到更低层寻找，付出更长延迟。命中率越高，系统越快。
2.6 DRAM 单元、读写与刷新
DRAM 单元用一个 MOS 管控制一个电容：电容有电荷可代表 1，无电荷可代表 0。写 1 时打开 MOS 管给电容充电；写 0 时放电。读时打开 MOS 管，感应放大器检测 bit line 上的微小电压。
电容会漏电，所以 DRAM 必须刷新。刷新不是“重新写入用户新数据”，而是读出并补充原有电荷：
- 突发刷新：一个刷新窗口内连续刷新所有行，期间暂停普通读写。
- 分布式刷新：把各行刷新分散在普通读写之间。
- RAS-only 刷新：外部计数器提供行地址。
- CAS-before-RAS 刷新：CAS 先有效，启动芯片内部刷新计数器。
2.7 DRAM 的发展
FPM DRAM 在同一行内连续改变列地址，避免重复给出行地址。EDO DRAM 在 CAS 释放后仍保持有效数据，使下一列可以更早开始。BEDO 在此基础上增加突发地址。SDRAM 与系统时钟同步；DDR SDRAM 在时钟上升沿和下降沿都传输数据，理论传输率约为单倍速 SDRAM 的两倍。
记忆口诀
SRAM：Latch，快，不刷新，贵；DRAM：Capacitor，密度高，要刷新，便宜。缓存偏爱 SRAM，主存偏爱 DRAM。
三、ROM：掉电不丢数据
3.1 ROM 的用途与阵列
ROM 把固定数据作为地址到数据的映射，可用于启动程序、查找表、码制转换和逻辑函数生成。掩模 ROM 在制造时确定晶体管连接：有连接表示 1，无连接表示 0。给定地址后，行译码器激活对应行，列线上出现存储的 0/1。
16×8 ROM 有 16 个地址、每址 8 bit，共 128 bit（16 byte）。地址输入 0110 选中地址 6，输出该行预先编程的 8 位数据。
3.2 算例：二进制转格雷码 ROM
要用 ROM 实现 4 位二进制到格雷码转换，地址端接 ，数据端存 。规律是：，，，。
例如输入二进制 0110（地址 6），输出格雷码 0101；输入 1011，相邻位异或得到 1110。
3.3 内部组织与访问时间
一个 256×4 ROM 有 256 个地址，每个地址 4 bit，总容量 1024 bit，需要 8 条地址线。为了节省译码器规模，芯片内部可以采用 32×32 单元阵列：5 条地址线由行译码器使用，3 条地址线由列译码器选择四组列。
ROM 的访问时间 是“地址有效（或 CS 有效）到输出数据有效”的时间。访问时间越短，CPU 等待越少，但通常成本和功耗更高。
四、PROM、EPROM 与 EEPROM
4.1 PROM
PROM 出厂未编程，用户用专用设备写入；熔丝烧断或保持原状代表不同逻辑值。金属熔丝、硅熔丝和结短路技术都具有一次性特点，编程后不可逆。
4.2 EPROM
EPROM 使用带浮栅的 MOS 管，浮栅上有没有电荷代表数据状态。UV EPROM 通过紫外线照射芯片窗口数分钟到一小时擦除，再用较高编程电压写入。它可重编程，但必须从系统取下，速度和便利性不如 EEPROM。
4.3 EEPROM
EEPROM 可以在电路中用电脉冲擦除和编程，不需要紫外窗口。浮栅结构允许电子注入或移除，因此适合保存需要偶尔修改的配置参数；代价是单元结构较复杂、密度通常低于 ROM/EPROM。
五、Flash 闪存
5.1 浮栅单元
Flash 单元通常只有一个带控制栅和浮栅的 MOS 管。浮栅存有较多电子时，等效阈值升高，通常定义为 0；没有或较少电子时定义为 1。由于电荷可保持很久，Flash 是非易失性的。
5.2 三种基本操作
- 编程（program）：在控制栅施加足够高的正电压，把电子注入浮栅；选中的单元写 0，未注入的保持 1。
- 读取（read）：给控制栅读电压，检测漏极到源极是否有电流；有无电流对应存储位。
- 擦除（erase）：以相反极性把电子从浮栅移走，通常以块为单位；Flash 一般先擦除再编程。
Flash 兼具高密度、非易失和系统内读写，适用于固态存储卡、嵌入式固件和 USB 闪存。与 SRAM 相比，Flash 不需持续供电且密度高；与 DRAM 相比，Flash 不需刷新且功耗低，但写入/擦除速度与寿命受限。
| 类型 | 非易失 | 高密度 | 系统内可写 | 典型特点 |
|---|---|---|---|---|
| Flash | 是 | 是 | 是 | 读写、擦除以块为主 |
| SRAM | 否 | 否 | 是 | 极快，需供电 |
| DRAM | 否 | 是 | 是 | 需刷新，作主存 |
| ROM | 是 | 是 | 否 | 制造时固定 |
| EEPROM | 是 | 较低 | 是 | 可按字节/小块擦写 |
| UV EPROM | 是 | 是 | 否 | 紫外线整片擦除 |
USB 闪存盘由 Flash、控制器和 USB 接口组成，控制器负责坏块管理、地址映射和纠错；使用时即插即用，供电也来自 USB 端口。
六、存储器扩展与内存条
6.1 字长扩展
若地址数不变、只想增加每个地址的位数，就做字长扩展。两个 64k×4 ROM 并联地址线和控制线，分别提供低 4 位和高 4 位，就得到 64k×8。四个 64k×4 可组成 64k×16。
同理，两个 1M×4 SRAM 可组成 1M×8 SRAM。所有芯片同时响应同一地址，数据输出在位宽方向并行拼接。
6.2 字容量扩展
若每址位数不变、要增加地址数量，就做字容量扩展。例如两个 1M×8 RAM 组成 2M×8 RAM：低 20 条地址线并联到两片，新增的第 21 条地址线控制片选，一次只使能其中一片。
512k×4 扩展成 1M×4 时，需要 20 条地址线： 接两片共同寻址， 经过反相器分别选择 RAM1 或 RAM2。地址范围分别为 0～524,287 和 524,288～1,048,575。
6.3 DIMM、DDR 与静电防护
DIMM（双列直插内存模块）把多片 SDRAM 安装在 PCB 上；SODIMM 是小型版本，SIMM 是较老的单列模块。DDR 在一个时钟周期传两次数据。安装存储器时要先释放人体静电，拿住边缘或金属支架，不触摸芯片和金手指；不要把器件放在塑料、泡沫等易积累静电的表面。
七、FIFO、LIFO 与 CCD
7.1 FIFO：先进先出
FIFO 可由移位寄存器组成：先写入的数据先读出。它适合连接两个速率不同的系统，写端以一种速率放入数据，读端以另一种速率取走数据，实现缓冲。与普通移位寄存器不同，FIFO 中的数据会“落到离输出最近的空位”，不会越过已经占用的位置。
7.2 LIFO：后进先出与栈
LIFO 的最后写入数据最先读出，也叫 push-down stack（下压栈）。PUSH 把数据压入栈顶，旧数据向下移动；POP 取出栈顶，其他数据向上补位。
RAM 也可划出一段作为栈。此时数据本身不移动，而由 stack pointer（栈指针）指向栈顶。教材算例中，栈指针初始为 FFEE，压入一个 16 位字前先减 2 到 FFEC，再在 FFEC 和 FFED 写入数据 1234；弹出时先从栈指针位置读出，再加 2。RAM 的读是非破坏性的，POP 不会物理擦除旧内容，只有后续写入才覆盖它。
7.3 CCD 存储器
CCD（电荷耦合器件）用电容上的电荷包表示数据，不使用 DRAM 那样的晶体管。电荷沿通道在时钟控制下串行移动，密度高，常用于成像；但串行访问使访问时间较长，并且需要周期性刷新。
八、磁存储与光存储
8.1 硬盘
硬盘由多个涂有磁性材料的刚性盘片、主轴、执行器和读写磁头构成，盘片高速旋转，磁头在盘面上方极近距离“飞行”。磁性斑点的两种极化方向表示 1 和 0；写头产生磁场改变极化，读头感应电压脉冲恢复数据。
盘面格式化为磁道和扇区；同一位置的各盘面磁道合称 cylinder（柱面）。性能主要由：
- 寻道时间：磁头移动到目标磁道的时间。
- 平均旋转延迟：目标扇区转到磁头下的平均时间，约为半圈。
- 访问时间：平均寻道时间 + 平均旋转延迟。
8.2 磁带与磁光盘
磁带按顺序访问，定位慢但单位容量便宜，适合备份。磁光盘写入时用高功率激光把局部加热到 Curie 点以上，再用磁场改变极化；读取时用低功率激光检测反射光偏振变化，兼有磁与光技术特点。
8.3 CD、DVD、Blu-ray
- CD-ROM：工厂压制 pits（凹坑）和 lands（平地），用红外/近红外激光读取反射差异，不能改写。
- WORM/CD-R：一次写入、多次读取；CD-R 用激光改变有机染料，写后不可擦除。
- CD-RW：利用晶态/非晶态相变材料，可擦除和覆盖。
- DVD-ROM：凹坑更小，可双面、多层，容量高于 CD。
- Blu-ray：使用波长更短的蓝色激光，凹坑更小、密度更高；双层盘常见容量约 50 GB。
九、存储层次与云存储
9.1 存储层次
存储器的三项核心指标是成本/bit、容量和访问时间。离 CPU 越近，速度越快、容量越小、每 bit 成本越高；离 CPU 越远，速度越慢、容量越大、成本越低。典型层次为：
寄存器 → L1/L2 缓存 → 主存（RAM/ROM）→ 硬盘/SSD → 磁带和光盘等辅助存储。
**延迟（latency）**是从请求发出到数据返回的时间。命中率为在当前层找到数据的访问比例，未命中率 = 。提高局部性和命中率，就能减少访问慢速存储的次数。
9.2 云存储
云存储是通过 Internet 连接到远程服务器集群的数据存储系统。客户端发起上传/下载请求，控制服务器调度多个存储服务器。多副本冗余保证某台服务器维护或故障时数据仍可用；加密、认证和授权共同保护数据安全。
云系统常见架构包括前端、控制层和后端。重要属性：
- 延迟：请求到数据返回的等待时间。
- 带宽：单位时间可传输的数据能力；带宽越宽，通常延迟越低。
- 可扩展性：增加资源后仍能处理更多数据；可纵向扩展单节点，也可横向增加节点。
- 弹性：负载变化时自动增加或减少节点而不中断服务。
- 多租户：多个用户共享硬件和软件，但彼此隔离数据。
十、存储器测试与排错
10.1 ROM 的校验和
ROM 内容固定，可以把所有地址的数据相加（常用按位异或、丢弃进位），把结果存入指定校验和地址。测试时重新计算并与存储值比较。不同则确定有错误；相同只能说明“很可能正确”，极少数多位错误可能互相抵消。
10.2 RAM 的全 0/全 1 与棋盘格测试
RAM 内容可变，不能像 ROM 那样依赖固定校验和。基本测试是先向全部地址写 0、读回检查，再写 1、读回检查，可检测单元卡在 0 或卡在 1。
更充分的棋盘格测试让相邻单元交替为 0/1，然后反转模式。它能发现相邻单元短路；逐地址改变模式并检查其他地址，还能发现一个地址变化导致另一个地址内容动态改变的故障。
排错思路
先区分“地址故障、数据故障、控制/时序故障”。读写都错，优先检查电源、地线和地址译码；只在写入后错，检查 WE、数据建立/保持时间；只在特定相邻地址错，重点怀疑短路或译码冲突。
算例汇总
256×8存储器容量： bit = 256 byte。512个地址需要： 条地址线。512×8ROM 容量：4096 bit。14条地址线、8 条数据线： bit。- 两片
64k×4并联形成64k×8，地址数不变、字长加倍。 - 两片
1M×8形成2M×8，数据宽度不变、地址容量加倍，新增地址位选择芯片。 - 4 位二进制
1011转格雷码：1110。 - RAM 栈中压入 16 位字时，栈指针按字节宽度递减 2；弹出后递增 2。
- 若未命中率为 0.2，则命中率为 （80%）。
自测题
- bit、nibble、byte、word 分别是多少位？
- 为什么 DRAM 必须刷新，而 SRAM 不需要？
32k×8SRAM 需要多少条地址线？总容量是多少？- 解释三态输出中的 High-Z 为什么能避免总线冲突。
- 用两片
512k×8RAM 扩展成1M×8时，新增地址位如何选择芯片？ - PROM、EPROM、EEPROM、Flash 的擦除方式分别是什么？
- FIFO 与 LIFO 的输出顺序有何不同？各适用于什么场景？
- 硬盘访问时间由哪两个主要时间组成？
- 命中率 95% 意味着什么？未命中时会发生什么？
- 为什么 RAM 不能直接用 ROM 的固定校验和测试方法？
自测参考答案
- 1、4、8，以及由系统约定的一组位（教材汇编语境常为 16）。
- DRAM 电容会漏电，需补充电荷；SRAM 锁存器只要供电就能保持状态。
- 15 条地址线；容量为 bit = 32 kB。
- 未选中芯片输出 High-Z，相当于断开总线，其他芯片可以驱动同一组线。
- 低 19 位连接两片共同寻址，最高位通过译码/反相后分别连接片选。
- PROM 熔丝一次性烧断；UV EPROM 紫外擦除；EEPROM 电擦除；Flash 电擦除且通常按块进行。
- FIFO 先进先出，适合速率匹配；LIFO 后进先出，适合栈、子程序和表达式处理。
- 平均寻道时间与平均旋转延迟。
- 100 次访问中约 95 次在当前层找到，约 5 次需要访问更低层。
- RAM 内容会被程序改变，没有固定正确答案；应使用写入、读回和棋盘格模式测试。
图示索引（全部教材图片）
下面保留第 11 章全部原图路径，并给出中文图题，便于对照教材学习。图片按教材出现顺序排列。
原图对照
以下图片按原教材顺序完整保留；图题使用中文，便于快速定位概念。
图 1：第 11 章数据存储相关示意图（教材原图）
图 2：第 11 章数据存储相关示意图（教材原图）
图 3：第 11 章数据存储相关示意图（教材原图）
图 4：第 11 章数据存储相关示意图（教材原图）
图 5：第 11 章数据存储相关示意图（教材原图）
图 6：第 11 章数据存储相关示意图（教材原图）
图 7：第 11 章数据存储相关示意图（教材原图）
图 8：第 11 章数据存储相关示意图（教材原图）
图 9：第 11 章数据存储相关示意图（教材原图）
图 10：第 11 章数据存储相关示意图（教材原图）
图 11：第 11 章数据存储相关示意图（教材原图）
图 12：第 11 章数据存储相关示意图（教材原图）
图 13：第 11 章数据存储相关示意图（教材原图）
图 14：第 11 章数据存储相关示意图（教材原图）
图 15：第 11 章数据存储相关示意图（教材原图）
图 16：第 11 章数据存储相关示意图（教材原图）
图 17：第 11 章数据存储相关示意图（教材原图）
图 18：第 11 章数据存储相关示意图（教材原图）
图 19：第 11 章数据存储相关示意图（教材原图）
图 20：第 11 章数据存储相关示意图（教材原图）
图 21：第 11 章数据存储相关示意图（教材原图）
图 22：第 11 章数据存储相关示意图（教材原图）
图 23：第 11 章数据存储相关示意图（教材原图）
图 24：第 11 章数据存储相关示意图（教材原图）
图 25：第 11 章数据存储相关示意图（教材原图）
图 26：第 11 章数据存储相关示意图（教材原图）
图 27：第 11 章数据存储相关示意图（教材原图）
图 28：第 11 章数据存储相关示意图（教材原图）
图 29：第 11 章数据存储相关示意图（教材原图）
图 30：第 11 章数据存储相关示意图（教材原图）
图 31：第 11 章数据存储相关示意图（教材原图）
图 32：第 11 章数据存储相关示意图（教材原图）
图 33：第 11 章数据存储相关示意图（教材原图）
图 34：第 11 章数据存储相关示意图（教材原图）
图 35：第 11 章数据存储相关示意图（教材原图）
图 36：第 11 章数据存储相关示意图（教材原图）
图 37：第 11 章数据存储相关示意图（教材原图）
图 38：第 11 章数据存储相关示意图（教材原图）
图 39：第 11 章数据存储相关示意图（教材原图）
图 40：第 11 章数据存储相关示意图（教材原图）
图 41：第 11 章数据存储相关示意图（教材原图）
图 42：第 11 章数据存储相关示意图（教材原图）
图 43：第 11 章数据存储相关示意图（教材原图）
图 44：第 11 章数据存储相关示意图（教材原图）
图 45：第 11 章数据存储相关示意图（教材原图）
图 46：第 11 章数据存储相关示意图（教材原图）
图 47：第 11 章数据存储相关示意图（教材原图）
图 48：第 11 章数据存储相关示意图（教材原图）
图 49：第 11 章数据存储相关示意图（教材原图）
图 50：第 11 章数据存储相关示意图（教材原图）
图 51：第 11 章数据存储相关示意图（教材原图）
图 52：第 11 章数据存储相关示意图（教材原图）
图 53：第 11 章数据存储相关示意图（教材原图）
图 54：第 11 章数据存储相关示意图（教材原图）
图 55：第 11 章数据存储相关示意图（教材原图）
图 56：第 11 章数据存储相关示意图（教材原图）
图 57：第 11 章数据存储相关示意图（教材原图）
图 58：第 11 章数据存储相关示意图（教材原图）
图 59：第 11 章数据存储相关示意图（教材原图）
图 60：第 11 章数据存储相关示意图（教材原图）
图 61：第 11 章数据存储相关示意图（教材原图）
图 62：第 11 章数据存储相关示意图（教材原图）
图 63：第 11 章数据存储相关示意图（教材原图）
图 64：第 11 章数据存储相关示意图（教材原图）
图 65：第 11 章数据存储相关示意图（教材原图）
图 66：第 11 章数据存储相关示意图（教材原图）
图 67：第 11 章数据存储相关示意图（教材原图）
图 68：第 11 章数据存储相关示意图（教材原图）
图 69：第 11 章数据存储相关示意图（教材原图）
图 70：第 11 章数据存储相关示意图（教材原图）
图 71：第 11 章数据存储相关示意图（教材原图）
图 72：第 11 章数据存储相关示意图（教材原图）
图 73：第 11 章数据存储相关示意图（教材原图）
图 74：第 11 章数据存储相关示意图（教材原图）
图 75：第 11 章数据存储相关示意图（教材原图）
图 76：第 11 章数据存储相关示意图（教材原图）
图 77：第 11 章数据存储相关示意图（教材原图）
图 78：第 11 章数据存储相关示意图（教材原图）
图 79：第 11 章数据存储相关示意图（教材原图）
图 80：第 11 章数据存储相关示意图（教材原图）
图 81：第 11 章数据存储相关示意图（教材原图）
图 82：第 11 章数据存储相关示意图（教材原图）
图 83：第 11 章数据存储相关示意图（教材原图）
图 84：第 11 章数据存储相关示意图（教材原图）
图 85：第 11 章数据存储相关示意图（教材原图）
图 86：第 11 章数据存储相关示意图（教材原图）
图 87：第 11 章数据存储相关示意图（教材原图）
图 88：第 11 章数据存储相关示意图（教材原图）
图 89：第 11 章数据存储相关示意图（教材原图）
图 90：第 11 章数据存储相关示意图（教材原图）
图 91：第 11 章数据存储相关示意图（教材原图）
图 92：第 11 章数据存储相关示意图（教材原图）
图 93：第 11 章数据存储相关示意图（教材原图）
图 94：第 11 章数据存储相关示意图（教材原图）
图 95：第 11 章数据存储相关示意图（教材原图）
图 96：第 11 章数据存储相关示意图（教材原图）
图 97：第 11 章数据存储相关示意图（教材原图）
图 98：第 11 章数据存储相关示意图（教材原图）
图 99：第 11 章数据存储相关示意图（教材原图）
图 100：第 11 章数据存储相关示意图（教材原图）
图 101：第 11 章数据存储相关示意图（教材原图）
图 102：第 11 章数据存储相关示意图（教材原图）
图 103：第 11 章数据存储相关示意图（教材原图）
图 104：第 11 章数据存储相关示意图（教材原图）
图 105：第 11 章数据存储相关示意图（教材原图）
图 106：第 11 章数据存储相关示意图（教材原图）
图 107：第 11 章数据存储相关示意图（教材原图）
图 108：第 11 章数据存储相关示意图（教材原图）
图 109：第 11 章数据存储相关示意图（教材原图）
图 110：第 11 章数据存储相关示意图（教材原图）
图 111：第 11 章数据存储相关示意图（教材原图）
图 112：第 11 章数据存储相关示意图（教材原图）
图 113：第 11 章数据存储相关示意图（教材原图）
图 114：第 11 章数据存储相关示意图（教材原图）
图 115：第 11 章数据存储相关示意图（教材原图）
图 116：第 11 章数据存储相关示意图（教材原图）
图 117：第 11 章数据存储相关示意图（教材原图）
图 118：第 11 章数据存储相关示意图（教材原图）
图 119：第 11 章数据存储相关示意图（教材原图）
图 120：第 11 章数据存储相关示意图（教材原图）
图 121：第 11 章数据存储相关示意图（教材原图）
图 122：第 11 章数据存储相关示意图（教材原图）
图 123：第 11 章数据存储相关示意图（教材原图）
图 124：第 11 章数据存储相关示意图（教材原图）
图 125：第 11 章数据存储相关示意图（教材原图）
图 126：第 11 章数据存储相关示意图（教材原图）
图 127：第 11 章数据存储相关示意图（教材原图）
自测一下
半导体存储器按读写特性可分为哪些类型？
参考答案：按读写特性分为 RAM 和 ROM 两大类。RAM 既可读又可写，但断电后内容丢失，是易失性存储器；ROM 主要保存固定或半固定程序，断电仍保留数据，是非易失性存储器。此外按可编程性，ROM 家族还包括掩模 ROM、PROM、EPROM、EEPROM，以及兼具非易失和高密度、可在系统内读写的 Flash 闪存。
SRAM 与 DRAM 的存储单元有何区别？
参考答案：SRAM 的存储单元本质是一个锁存器/触发器，只要持续供电就能保持状态，不需要刷新，速度快但密度低、成本高，常用作 CPU 缓存。DRAM 单元由一个 MOS 管控制一个电容，靠电容上有无电荷代表 1 和 0；电容会漏电，所以必须周期性刷新，速度较慢但密度高、每 bit 便宜，常用作主存。
ROM、PROM、EPROM、EEPROM 的编程方式有什么不同？
参考答案：掩模 ROM 在制造时就固定了晶体管连接，用户无法修改。PROM 出厂未编程，用户用专用设备一次性烧断熔丝写入，编程后不可逆。EPROM 用带浮栅的 MOS 管，编程后可用紫外线照射窗口数分钟到一小时整片擦除，再重新写入，但必须从系统取下。EEPROM 可以在电路中直接用电脉冲擦除和编程，不需要紫外窗口，适合保存需要偶尔修改的配置参数。
存储器地址线数量如何决定寻址空间？
参考答案：n 条地址线可产生 种组合，因此能寻址 个位置；地址线数量满足 即可，例如 512 个地址需要 条地址线，15 条地址线可选 个位置。选定地址数后，总容量按“地址数 × 每地址位数”计算，例如
32k×8SRAM 用 15 条地址线，总容量 32 kB。
存储器扩展时如何进行位扩展和字扩展？
参考答案：位扩展是地址数不变、增加每个地址的位数：所有芯片共用同一组地址线和控制线，数据位在位宽方向并行拼接，例如两片
64k×4并联组成64k×8。字扩展是每址位数不变、增加地址数量：低位地址并联到各片共同寻址，新增的高位地址经译码/反相后控制片选，一次只使能一片，例如两片1M×8组成2M×8时由第 21 条地址线选片。