这套资料在干嘛？
FIFO 是 FPGA 设计里最常用的”数据缓冲水池”，跨时钟域、速率匹配、位宽变换都靠它。这里把安路官方的 Soft FIFO IP 用户手册（IPUG012）翻译成零基础也能读懂的大白话，带你从概念一路讲到 TD 软件里把 IP 生成出来。
📚 目录
| 篇目 | 主题 | 你会学到 |
|---|---|---|
| 📘 Soft FIFO 全解：从 FIFO 概念到 TD 例化实战 | 一篇讲完 Soft FIFO IP 的特性、参数、信号、时序与生成流程 | FIFO 的三大用途、同步/异步模式与复位选择、读写位宽不对称变换、full/empty/afull/aempty 标志位、usedw 计数、show ahead 与输出寄存器模式、读写溢出行为、实际深度与配置差异、TD 生成例化与时序约束注意事项 |
通关标准：
- 能用自己的话说出 FIFO 什么时候用得上，以及同步/异步 FIFO 的区别
- 拿到 Soft FIFO 的时序图，能看懂 full、empty、afull、aempty 和 usedw 信号的行为
- 能在 TD 里独立把 Soft FIFO IP 配置、生成并例化到工程里，避开复位和时序约束的坑