这套资料在干嘛？
当你的工程需要同时用上好几个 IP（比如 AXI DMA、GPIO、UART），再把它们和自己的 RTL 拼在一起时，手写顶层例化和连线既枯燥又容易出错。Design Integrator（DI）就是安路 TD 自带的”搭积木”工具：在画布上摆 IP、拉连线，它替你自动生成整个顶层 wrapper 的 RTL 代码。本系列基于安路官方手册 SWUG501（TD5.9.1，2024.7），带你从零掌握 DI 的完整工作流。
📚 目录
| 篇目 | 主题 | 你会学到 |
|---|---|---|
| 设计集成器入门到生成 Wrapper | 多工程集成全流程 | DI 的定位与界面、design 的管理（新建/打开/生成）、IP 导入重配置与连线、端口导出、导入 RTL 与子 design、地址空间编辑、Design 检查与快捷键 |
通关标准：
- 能说清 DI 与 TD 的关系：DI 负责图形化搭建并生成 wrapper RTL，后续综合布局仍回到 TD 完成。
- 能独立完成一次完整流程：新建 design → 导入并重配置 IP → 连线 → 导出端口 → Generate Design。
- 会用 Design 检查（F6）排查时钟/复位悬空与地址冲突，并用 Address Editor 分配 AXI Slave 地址。