这套资料在干嘛？
当你写了一个好用的模块（比如一款 UART IP、一个推理加速核），想发给队友或别的队伍复用时，最担心的就是源码被直接拿走改个名字变成”他的作品”。安路 TD（TangDynasty）软件自带的 Encrypt Tool 就是解决这个问题的：把 HDL 源文件加密成仿真器能读、人读不懂的加密文件，功能照常使用，代码内容保密。本分类基于官方手册 SWUG113（v1.0，2024 年 10 月），带你从零走一遍加密全流程。
📚 目录
| 篇目 | 主题 | 你会学到 |
|---|---|---|
| 固件加密：用 Encrypt Tool 保护你的源码与 IP | 位流之外的另一层保护——源码级加密 | 两种加密模式的区别、加密起止语写法、密钥与 Merge 选项、从 .v 到 .enc.vp 的完整操作 |
通关标准：
- 能说清 Encrypt module all 和 Encrypt module body 两种模式各自加密哪部分、分别支持什么语言。
- 能手写 Verilog 的
pragma protect begin/end加密起止语，并知道为什么不能嵌套。- 独立完成一次加密：源文件进，
.enc.vp出，且能在 ModelSim/QuestaSim 等第三方仿真器里被引用。