第20章 运放的内部电路

Note

前面章节里，运算放大器（Operational Amplifier，简称运放）一直是一个”黑盒子”：两个输入、一个输出、增益近乎无穷大。本章把这个黑盒子拆开，看看里面到底装了什么。你会惊讶地发现：里面用到的全部是我们已经学过的电路——长尾对差分放大器、电流镜、推挽输出级、负反馈——没有任何新器件，只有把它们巧妙组合起来的工程智慧。本章依次分析：简化双极型运放电路、逐步改进到真实的 741 运放，再对比 CMOS 运放，最后介绍 BiFET/BiMOS 混合工艺。看懂本章，运放数据手册上每一个参数的来龙去脉都会清晰起来。

20.1 引言

在集成电路（Integrated Circuit，IC）里，晶体管几乎”不要钱”——多做一个晶体管的成本可以忽略，真正贵的是芯片面积、电阻和电容。这从根本上改变了电路设计思路：

• 能用晶体管的地方就不用电阻：恒流源、有源负载取代大阻值电阻；
• 电路结构可以很”奢侈”：几十个晶体管的复杂结构在片内轻而易举；
• 元件匹配性极好：同一芯片上相邻晶体管经过同样的工艺制造，特性几乎完全一致——这是分立元件永远做不到的，也是差分放大器和电流镜能在芯片上大放异彩的根本原因；
• 电阻和电容反而是奢侈品：大阻值电阻占面积、误差大，大电容更是几乎做不了，只能外接或用特殊结构。

运放正是这种设计哲学的集大成者。回顾理想运放的三大特性：无穷大的开环增益、无穷大的输入阻抗、零输出阻抗。真实运放逼近这些理想值的方式，全部写在它的内部电路里。它的三大组成部分：

1. 输入级：差分放大器（长尾对），提供两个输入端、高输入阻抗和高共模抑制比；
2. 中间级：一级或两级高增益电压放大，往往还承担电平移位和频率补偿；
3. 输出级：推挽射极跟随器，提供低输出阻抗和功率驱动能力。

三大块之间用直流耦合方式级联——运放能放大直流信号（下限频率为零），正是因为内部没有隔直电容。这个看似简单的决定，带来了电平配合和失调电压等一系列设计难题，本章会看到它们如何被逐一化解。

20.2 双极型运算放大器

20.2.1 简化的双极型运放电路

先看一个”教学版”运放，它把三大块都放进了同一个电路里（上图）。从左往右看：

输入级——长尾对差分放大器。晶体管 T1 和 T2 构成长尾对（long-tailed pair），两个基极就是运放的同相输入端（non-inverting input）和反相输入端（inverting input）。它的核心性质是：只放大两个输入的差值，抑制共同的变化（共模信号）。

• 差模输入时：一管电流增加、另一管等量减少，公共发射极节点电位基本不动，两管集电极之间出现放大的差值电压；
• 共模输入时：两管电流同增同减，只要”长尾巴”是恒流源，公共节点无法移动，共模输出几乎为零。

差分增益与共模增益之比就是共模抑制比（Common-Mode Rejection Ratio，CMRR）。要让共模增益足够小，尾部必须呈现极大的阻抗——这就引出了下一个部件。

尾部恒流源——电流镜。长尾对公共发射极下面的”长尾巴”不是电阻，而是由 T3、T4 构成的电流镜（current mirror）恒流源。为什么不用电阻？一个电阻要同时满足两个矛盾的要求：直流压降不能太大（否则浪费电源电压、工作点难安排），交流阻抗又要很大（否则共模抑制差）。恒流源完美满足两者。T3 由基准电流设定，T4 镜像出同样稳定的尾部电流——利用的正是芯片上相邻晶体管特性一致的优势。

中间增益级。T1 集电极的信号送到第二级放大（图中 T5 及相关电路），把电压增益进一步推高，并把信号电平移动到合适的直流工作点，以便驱动输出级。

输出级——推挽射极跟随器。两只互补晶体管构成推挽输出（push-pull），正半周 NPN 管、负半周 PNP 管轮流工作。射极跟随器电压增益略小于 1 但电流增益很大，给运放带来低输出阻抗和带负载能力。

交越失真必须主动消除

推挽输出级的两只晶体管在输入电压跨越零点时交替导通，如果基极-发射极之间没有预置偏置，就会出现一段”两个管子都截止”的死区，输出波形在过零处产生交越失真（crossover distortion）。图中用二极管 D1、D2 串在两管基极之间，各预置约 0.7 V 的偏置电压，让两管在静态时处于微导通状态（甲乙类偏置），失真被基本消除。

为什么运放的开环增益可以做到十万倍以上？

秘诀在于增益的级联：输入级几十倍，中间级几百倍，乘起来就是几万到几十万倍。而每一级用的都是最普通的共发射极放大，并无魔法。更妙的是，高开环增益在加上负反馈后换来的是”增益由外接电阻决定”的精确放大——运放设计者的目标从来不是增益本身，而是给负反馈留出足够的”余量”。

20.2.2 电路的改进

教学版电路离实用还差几步，真实运放在三处做了关键改进。

改进一：发射极负反馈电阻。在长尾对两只晶体管的发射极各串一个小电阻（图 20.2 中的 R4、R5）。这引入了局部负反馈，效果与分立放大器中的发射极电阻一脉相承：线性化传输特性、提高输入阻抗、扩展带宽。代价是增益略有下降——用增益换性能，稳赚。

改进二：VBE 倍乘器取代二极管。两个二极管只能给出固定约 1.4 V 的偏置，无法精确匹配输出管的需求，而且偏置电压没有任何调节余地。改进电路用 T8 构成 VBE 倍乘器（VBE multiplier）：一个晶体管加两个电阻，其两端电压为

$$V=V_{BE}\left(1+\frac{R_2}{R_3}\right)$$

其中 $V_{BE}$ 是晶体管的基射结压降（约 0.7 V），$R_2/R_3$ 是两个电阻的比值。调整电阻比，就能得到 1.4 V、2.1 V……任意需要的偏置电压。更巧的是温度特性：输出管需要的偏置电压本身就随温度按 $V_{BE}$ 的温漂变化，而倍乘器的输出恰好是 $V_{BE}$ 的固定倍数，温漂方向一致、比例吻合——偏置自动跟随温度补偿，一石二鸟。

改进三：电流镜做有源负载（active load）。这是芯片设计最精彩的一招。单级共射放大器的增益约为 $-g_m{R}_C$，想要高增益就得把集电极电阻 $R_C$ 做得非常大。但在芯片上做兆欧级电阻既占面积又不精确。解决办法：用电流镜代替集电极电阻。恒流源的动态电阻极大（理想时无穷大），增益便可以做得极高，而它占的面积只是一个晶体管。实际电路中，电流镜还顺带完成了差分输出到单端输出的转换——两只输入管的输出被合并进同一条信号路径，增益不减半。

有源负载不是"负载电阻"的字面替代

电流镜做负载时没有直流压降浪费（静态压降可以很小），但交流动态电阻极大。若误以为它可以像电阻那样自由取用电流，或在外接电路中把它当普通电阻处理，分析结果会全错。它的本质是”直流压降小、交流阻抗大”的两面性——直流通路和交流通路要分开画、分开算。

三项改进对应三个经典难题

线性度差 → 发射极电阻负反馈；偏置不可调 → VBE 倍乘器；增益不足 → 电流镜有源负载。三个改进都是”用晶体管解决电阻解决不了的问题”，这是集成电路设计区别于分立设计的核心思想。

20.2.3 真实的 741 运放

把上述改进全部整合，再加上更多细节电路，就得到经典中的经典——741 运放（上图）。它诞生于 1968 年，至今仍在生产，内部有 20 多个晶体管。其结构可以概括为：

• 输入级：改进型长尾对 + 电流镜恒流源尾部 + 电流镜有源负载，兼作差分转单端和电平移位；还设有外引的失调调零端（offset null），允许用户微调以抵消输入级的微小失配；
• 中间级：达林顿（Darlington）接法的两级放大，电流增益相乘、输入阻抗加倍，减轻输入级负担；
• 补偿电容：中间级上一只约 30 pF 的内部电容；
• 输出级：互补推挽 + VBE 倍乘器偏置 + 输出级之前的射极跟随器缓冲；
• 保护电路：输出短路时，保护晶体管检测过流并分流输出管的基极驱动，防止芯片烧毁。

那只 30 pF 的补偿电容值得专门一提：多级高增益放大器叠加起来的相移会导致负反馈电路自激振荡（成因详见频率响应相关章节）。在中间级加一只米勒补偿电容，利用米勒效应把它等效成大得多的电容，把整个运放的主极点压到很低频率（约 5 Hz），换来”单位增益下也稳定”的特性。代价是增益带宽积固定在约 1 MHz——741 在高增益接法下带宽很窄，这是稳定性的对价。这是 741 能被普通工程师放心使用的关键。

741 的典型参数（可在数据手册中查到）：

参数	典型值
开环电压增益	约 200 000（106 dB）
输入电阻	约 2 MΩ
输出电阻	约 75 Ω
输入失调电压	约 1 mV
输入偏置电流	约 80 nA
单位增益带宽	约 1 MHz
电源电压范围	±5 V 至 ±18 V

这些参数和内部电路一一对应：输入电阻 2 MΩ 来自长尾对的基极输入电阻；偏置电流 80 nA 是基极偏置的先天属性；失调电压 1 mV 源于两只输入管 $V_{BE}$ 的失配；增益带宽积 1 MHz 是 30 pF 补偿电容设定的。

内部电路分析直接解释外部参数

看懂内部电路，数据手册上的每一个参数都有了出处：输入级决定输入阻抗与偏置电流，补偿电容决定带宽，输入管匹配程度决定失调电压。选型时按应用倒推需要的参数，再对照内部结构理解其代价，这才是工程方法。

别拿 741 的参数当"标准答案"

741 是 1968 年的设计，输入偏置电流（nA 级）和失调电压（mV 级）在现代器件面前并不出色。高阻抗信号源、精密测量等场合应选用 FET 输入或精密双极型运放，不要”祖传电路照抄 741”。

20.3 CMOS 运算放大器

20.3.1 简单的 CMOS 运放

MOSFET 的栅极是绝缘的，几乎不取栅极电流，用它做输入级天然获得极高的输入阻抗。CMOS 运放（Complementary MOS）把 NMOS 和 PMOS 配合使用：NMOS 管做长尾对输入，PMOS 电流镜做有源负载，再经一级放大和输出级输出（下图）。

电路结构与双极型版本惊人地相似——长尾对、电流镜、有源负载、推挽输出，一一对应。这正是”电路思想可以跨工艺移植”的例证：只要理解了差分放大和有源负载的原理，换一种器件照样能搭出运放。主要区别在于：

• 跨导低：双极型晶体管有 $g_m\approx 40I_C$ 的”天赋”，同样电流下 MOSFET 的跨导明显更低，所以 CMOS 运放单级增益偏低，往往需要多加一级才能凑够总增益；
• 输入近乎完美：栅极电流几乎为零，输入偏置电流在皮安（pA）量级，输入电阻高达 $10^{12}\Omega$ 以上；
• 功耗与集成度：CMOS 静态功耗低，与数字电路同工艺集成，是系统级芯片（SoC）里模拟模块的首选。

20.3.2 真实的 CMOS 运放：TLC271

TLC271 是一款实用的 CMOS 运放（上图），其典型参数：

• 输入电阻：约 $10^{12}\Omega$；
• 输入偏置电流：皮安量级（几乎测不到）；
• 可用单电源供电，且电源电压范围宽；
• 有一个 BIAS 选择引脚，可选择低/中/高三种偏置模式：低偏置省电但带宽窄，高偏置带宽大但功耗高——一颗芯片三种性格，按需取用。这是 CMOS 工艺灵活性的直接体现：偏置电流由片内电流镜设定，改一个引脚的电平就换了整条偏置链。

CMOS 与双极型运放的选择逻辑

需要超高输入阻抗、零偏置电流（光电二极管、pH 电极、采样保持电路）→ 选 CMOS 或 FET 输入运放；需要低噪声、高精度、大电流驱动（音频、精密测量前端）→ 双极型往往更合适。选择依据源自两类的内部电路差异，而不是品牌偏好。

皮安级偏置电流依赖电路板卫生

CMOS 运放的 pA 级偏置电流很容易被 PCB 表面漏电流淹没：助焊剂残留、湿气、灰尘都会形成漏电路径。高阻抗节点要加保护环（guard ring）、洗板并保持干燥，否则数据手册的皮安指标在你的板子上根本测不到。

20.4 BiFET 与 BiMOS：混合工艺

两种技术各有长短，工程师自然想到”混血”：在同一块芯片上同时使用两种工艺。

• BiFET 运放（如 TL071/TL081 系列）：双极型工艺为主，输入级用结型场效应管（JFET）——输入阻抗高（$10^{12}\Omega$ 级）、偏置电流小（几十 pA）、噪声低，后续各级仍是增益高、驱动强的双极型电路。经典的 TL081 音频运放就是这一路线的代表；
• BiMOS 运放：输入级用 MOSFET，其余用双极型，思路相同。

混合工艺的代价是流程更复杂、成本更高——要在同一片硅上兼容两种器件的工艺步骤。但”各取所长”的设计思想贯穿了整个模拟集成电路的发展史：输入级要什么样的器件，中间级和输出级要什么样的器件，可以分开选型、独立优化。直到今天的轨到轨（rail-to-rail）运放、零漂移（chopper）运放，仍在延续这种融合路线。

一张表总结三类运放的取向

双极型：跨导高、噪声低、驱动强，代价是要吃偏置电流；CMOS：输入阻抗无穷、功耗低、易集成，代价是跨导低、噪声稍大；BiFET/BiMOS：输入级用场效应器件取高阻抗，后级用双极型取高增益——性能最均衡，成本略高。选型时把应用需求对着这段对比逐项核对即可。

本章要点

• 运放内部没有新器件，全部由长尾对、电流镜、推挽输出级等已学电路组合而成；集成电路里晶体管便宜、电阻电容贵，这是”有源负载”盛行的根源。
• 输入级是差分放大器（长尾对），尾部用电流镜恒流源提高共模抑制；输出级是推挽射极跟随器，用二极管或 VBE 倍乘器消除交越失真。
• 发射极电阻引入局部负反馈改善线性度；电流镜做有源负载用微小芯片面积换取极高增益，并顺带完成差分转单端；30 pF 米勒补偿电容保证 741 单位增益稳定，代价是增益带宽积固定约 1 MHz。
• 双极型运放跨导高、噪声低；CMOS 运放输入阻抗极高、偏置电流近乎为零、易于集成；BiFET/BiMOS 混合工艺取长补短，输入级与后级独立优化。
• 看懂内部电路，就能理解数据手册上每一个参数的物理来源，选型不再凭感觉。

分析内部电路时警惕"想当然"

芯片内的电流镜、有源负载与我们熟悉的分立电阻电路行为差异很大：直流与交流下的”阻抗”完全不同。分析时必须区分静态工作点（直流通路）和信号通路（交流等效电路），两套图画清楚，结论才可靠。

自测 1：运放的输入级为什么采用差分放大器（长尾对）而不是普通单管放大？

三个原因：一、需要两个输入端（同相与反相），且只放大二者之差；二、长尾对配恒流源尾部可获得极高的共模抑制比，抑制电源波动和温度漂移这类共模干扰；三、对称结构使失调电压容易做小，还可外引调零端进一步抵消。

自测 2：为什么集成电路中常用电流镜代替大阻值电阻做负载？

芯片上做大阻值电阻既占面积又不精确。恒流源的直流压降可以很小（静态工作点省电），但交流动态电阻极大，单级增益可达很高。相当于”直流上省电、交流上高增益”，还能顺带完成差分转单端。

自测 3：VBE 倍乘器比两个串联二极管好在哪？

二极管串联只能给出固定约 1.4 V 的偏置；VBE 倍乘器通过两个电阻的比值把 $V_{BE}$ 放大任意倍数（$V=V_{BE}(1+R_2/R_3)$），偏置电压连续可调，而且温度特性与输出管匹配，能自动补偿温漂。

自测 4：741 中间级那只约 30 pF 的电容起什么作用？

它是米勒补偿电容。多级高增益放大叠加相移会使负反馈自激振荡；把这只电容接在中间级（利用米勒效应放大其等效容量），把主极点压到约 5 Hz，使运放在单位增益下依然稳定，代价是增益带宽积固定在约 1 MHz。

自测 5：CMOS 运放和双极型运放各自的"天赋"是什么？BiFET 如何取长补短？

双极型：同样电流下跨导高（$g_m\approx 40I_C$）、增益大、噪声低，但输入端要取基极电流（nA 级）。CMOS：栅极绝缘、输入阻抗 $10^{12}\Omega$ 级、偏置电流皮安级，但跨导低、单级增益小。BiFET 在双极型工艺上做 JFET 输入级，输入端享受 FET 的高阻抗，后级保留双极型的高增益与强驱动。